文献

J-GLOBAL ID：201602017581066730   整理番号：70A0253013

接合形電界効果トランジスタの電流飽和機構の解析

An analysis of current saturation mechanism of junction field-effect transistors.

著者 (2件)： KIM C-K ,  YANG E S
資料名： IEEE Trans Electron Devic  (IRE Transactions on Electron Devices)
巻： 17  号： 2  ページ： 120-127  発行年： 1970年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電界効果トランジスタの電流飽和機構の解明のために,電算機による2次元解析をチャネル長と幅の比の異なる資料について行った。その結果ドレイン電圧を高くするとドレイン近傍のチャネル厚さと多数キャリア濃度が下がり,この部分に空間電荷領域ができ,電圧降下が主としてこの領域で起る様になって,ソース付近の電界分布はあまり変らないことが判った。ドレイン出力抵抗はチャネルが短くなる程,低くなることも判り,この手法が有効な解析法であることを示した;写図16表3参17

シソーラス用語： FET
準シソーラス用語： 電界効果トランジスタ

タイトルに関連する用語 (3件)： 電界効果トランジスタ ,  飽和 ,  解析