文献

J-GLOBAL ID：201602018223939698   整理番号：65A0172268

電子積分回路の利得の動的測定

Dynamic calibration of electronic integrator gain

著者 (1件)： TAYLOR D K
資料名： Elektrizitaetswirtschaft  (Elektrizitaetswirtschaft)
巻： 37  号： 445  ページ： 19  発行年： 1965年 
JST資料番号： B0462A  ISSN： 1619-5795  CODEN： EKZWA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： ドイツ (DEU) 

抄録/ポイント： 電子積分回路の基本は,高利得の増幅器と,抵抗R,コンデンサCとの組合わせであり,積分回路の利得が不定とするなら,出力電圧e₀と,入力電圧e₁とは,e₀=-G〓e₁dtの関係がある.ここで積分回路の利得Gは,理想的には,G=1/RCで与えられる.しかし実際には増幅器の内部抵抗内部容量が入りこみ誤差の原因になる.Gを測定する簡単な方法は,入力電圧e₀₁を一定にし,時間t₁における出力電圧e₀をはかる.G=e₀₁/e₁t₁分母の出力電圧と時間とは普通オシログラフで得られるが確度が悪い.より正確な方法でやると理論値にくらべ,0.005%以内であった;図2

タイトルに関連する用語 (4件)： 電子 ,  積分回路 ,  利得 ,  動的測定