文献

J-GLOBAL ID：201602018489651428   整理番号：71A0256886

アレーロジック

Array logic.

著者 (2件)： CAVALIERE J R ,  WADE W T
資料名： IBM Tech Disclosure Bull  (IBM Technical Disclosure Bulletin)
巻： 13  号： 5  ページ： 1072-1073  発行年： 1970年 
JST資料番号： E0292B  ISSN： 0018-8689  CODEN： IBMTA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： x,y方向にトランジスタを2次元的に配列した固定メモリであって,アドレス指定はy方向のベース選択ラインと,x方向のエミッタ選択ラインを選択することによって行なわれる。 ベース選択ラインはy方向一列のトランジスタのペースがすべて共通に接続されていて,エミッタ選択線には記憶ビットが1のものだけが接続されるようになっている。 こうして選択されたアドレスの情報が1であればセンス回路のラッチ入力に1が読み出されその値がホールドされる;写図1

シソーラス用語： 固定 ,  固定記憶装置 ,  半導体
準シソーラス用語： アレーロジック ,  固定記憶装置(アレーロジック/半導体) ,  半導体記憶装置 ,  半導体記憶装置(アレーロジック/固定)