文献

J-GLOBAL ID：201602020681072215   整理番号：72A0271470

主メモリ用モノリシック・メモリ

Main monolithic memory.

著者 (2件)： AYLING J K ,  MOORE R D
資料名： IEEE J Solid-State Circui  (IEEE Journal of Solid-State Circuits)
巻： 6  号： 5  ページ： 276-279  発行年： 1971年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： IBMのシステム370モデル145およびシステム7に用いられる128ビットNDROランダム・アクセス・メモリのチップについて述べた。このチップはデコーダ,電源,検知回路をもち,寸法は123×113×15ミル,バッド数17である。モジュールは1/2inのセラミック基板2佃を含み.各基板にチップ2個をマウントする。512ビットのモジュールの消費電力は2mW/ビットである。アレイのブロック図,チップのロジック・ダイアグラム,セレクト・スイッチ,ワード・ドライペビット・ドライバ,検知回路,12,2,88×36ピットのメモ・ボードなどを述べた;写図14

シソーラス用語： 記憶装置 ,  論理回路
準シソーラス用語： 記憶回路 ,  集合回路

タイトルに関連する用語 (1件)： 主メモリ