文献

J-GLOBAL ID：201602206058184220   整理番号：16A0034320

その場A VS技術に基づいたプロセッサ上での低電力実用化法【Powered by NICT】

A Low Power Implememtation Method on Processor Based on In-Situ AVS Technique

著者 (5件)： Wang Min (Univ. of Chinese Acad. of Sciences, Beijing) ,  Qiu Pan (Univ. of Chinese Acad. of Sciences, Beijing) ,  Qiao Shushan (Inst. of Microelectronics of Chinese Acad. of Sciences, Beijing) ,  Yang Hao (Inst. of Microelectronics of Chinese Acad. of Sciences, Beijing) ,  Li Jiangtao (Univ. of Chinese Acad. of Sciences, Beijing)
資料名： Weidianzixue yu Jisuanji  (Weidianzixue yu Jisuanji)
巻： 32  号： 10  ページ： 12-16  発行年： 2015年 
JST資料番号： C2387A  ISSN： 1000-7180  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ARM皮質M0プロセッサの電力消費を減少させる過剰にするために,その場A VS技術に基づく低電力実装circiutを提案した。メインプロセスは,回路のパス遅延を介して調整電圧をdetermingsモニタリング窓(ΔT)前誤差限界数(n(限界))を推定した。さらに,その場遅延モニタは,クリティカルパスの終わりにフリップフロップを置き換えた。その場遅延モニタを用いたパス遅延前誤差を検出した後,回路電圧はPVTAの変化,変動によるディジタル回路の電源電圧を調整する効率的なスキームであるA VS制御装置と電圧調整器により適応的に調整することができた。SMIC180nsプロセスにおける腕皮質M0プロセッサを設計し,臨界モジュール(AHB A PB橋へ)にこの方法を適用した。結果として,著者らは,電力消費をシミュレートし,回路適用A VS技術は設計前者に比べて観察期間中8.9Eの前誤り率28%を減少させたことを見出した。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 電圧調整器 ,  ディジタル回路 ,  監視装置 ,  誤り率 ,  電力消費 ,  臨界 ,  クリニカルパス ,  *演算プロセッサ ,  制御装置 ,  電圧 ,  モジュール ,  双安定回路
準シソーラス用語： 電源電圧 , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (4件)： Vs ,  プロセッサ ,  低電力 ,  実用化