文献

J-GLOBAL ID：201602208472180140   整理番号：16A0004108

カスタム加速器を有したFPGAベース異種マルチコアプラットフォームのデータ転送意識設計

Data-Transfer-Aware Design of an FPGA-Based Heterogeneous Multicore Platform with Custom Accelerators

著者 (4件)： TAKEI Yasuhiro (Tohoku Univ.) ,  WAIDYASOORIYA Hasitha M. (Tohoku Univ.) ,  HARIYAMA Masanori (Tohoku Univ.) ,  KAMEYAMA Michitaka (Tohoku Univ.)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web))
巻： E98.A  号： 12  ページ： 2658-2669 (J-STAGE)  発行年： 2015年 
JST資料番号： U0466A  ISSN： 1745-1337  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： FPGAベース異種マルチコアプラットフォームに対して,筆者らはデータ転送を考慮した全体処理時間を低減するための設計方法論を提示した。ハードCPUコアを有した最近のFPGAsの再構成可能性は与えられたアプリケーション用に最適化された単一チップ異種プロセッサの実現を可能とする。そのような異種プロセッサの設計における主要な問題はCPUコアと加速器コアとの間のデータ転送である。計算時間及びデータ転送時間のオーバラップを考慮してデータ転送を有した全体処理時間をモデル化し,最適設計パラメータを探した。(翻訳著者抄録)

シソーラス用語： *性質 ,  *計算機アーキテクチャ ,  *FPGA ,  カスタム化 ,  加速器 ,  中央処理装置 ,  データ転送 ,  システムアーキテクチャ ,  設計 ,  方法論 ,  加工時間 ,  CPUコア ,  *マルチコアアーキテクチャ ,  リコンフィギャラブルアーキテクチャ ,  時間 ,  加工条件 ,  条件
準シソーラス用語： *異種性 ,  再構成可能アーキテクチャ ,  処理時間

分類 (1件)： 制御方式  (JC02030K)

引用文献 (23件)：

• [1] H. Shikano, M. Ito, M. Onouchi, T. Todaka, T. Tsunoda, T. Kodama, K. Uchiyama, T. Odaka, T. Kamei, E. Nagahama, M. Kusaoke, Y. Nitta, Y. Wada, K. Kimura, and H. Kasahara, “Heterogeneous multi-core architecture that enables 54x AAC-LC stereo encoding,” IEEE J. Solid-State Circuits, vol.43, no.4, pp.902-910, 2008.
• [2] H. Kondo, M. Nakajima, N. Masui, S. Otani, N. Okumura, Y. Takata, T. Nasu, H. Takata, T. Higuchi, M. Sakugawa, H. Fujiwara, K. Ishida, K. Ishimi, S. Kaneko, T. Itoh, M. Sato, O. Yamamoto, and K. Arimoto, “Design and implementation of a configurable heterogeneous multicore SoC with nine CPUs and two matrix processors,” IEEE J. Solid-State Circuits, vol.43, no.4, pp.892-901, 2008.
• [3] S. Dutta, V. Rajagopolan, B. Taylor and R. Wittig, “Xilinx Zynq embedded processing platform” A Symp. High Performance Chips (HOT Chips 23), 2011.
• [4] https://www.altera.com/products/soc/portfolio/cyclone-v-soc/overview.html
• [5] Y. Takei, H.M. Waidyasooriya, M. Hariyama, and M. Kameyama, “Evaluation of an FPGA-based heterogeneous multicore platform with SIMD/MIMD custom accelerators,” IEICE Trans. Fundamentals, vol.E96-A, no.12, pp.2576-2586, 2013.

タイトルに関連する用語 (7件)： 加速器 ,  FPGA ,  マルチコア ,  プラットフォーム ,  データ転送 ,  意識 ,  設計