文献

J-GLOBAL ID：201602212787354216   整理番号：16A0143190

ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり

著者 (5件)： 佐藤剛 (名古屋大) ,  安藤友樹 (名古屋大) ,  高田広章 (名古屋大) ,  本田晋也 (名古屋大) ,  松原豊 (名古屋大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 115  号： 338(VLD2015 38-76)  ページ： 231-236  発行年： 2015年11月24日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,ARMアーキテクチャにおけるアプリケーション実行時間を高速かつ高精度に予測する手法について述べる。組込みプロセッサの複雑化により,シミュレータによる予測では,速度と精度の両立が難しくなっている。提案手法では,複雑なアーキテクチャを命令レベルで抽象的に模擬することで高速化し,新たに考案したパイプラインハザード指標を用いた計算式により,高精度な予測を可能にした。12種類のベンチマークプログラムに対する評価実験では,既存シミュレータの約9倍の速度で,実機との予測サイクル数の平均絶対誤差が3.72%で予測できることを確認した。(著者抄録)

シソーラス用語： *RISCマシン ,  *応用プログラム ,  *時間 ,  予測 ,  シミュレータ ,  マイクロプロセッサ ,  精度 ,  命令セット ,  ベンチマーク
準シソーラス用語： *ARMアーキテクチャ ,  *実行時間 ,  性能予測 ,  組込みプロセッサ ,  予測精度

分類 (1件)： 汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (4件)： ARMアーキテクチャ ,  命令 ,  サイクル ,  見積もり