28nm CMOS相互インピーダンス増幅器を集積した25Gb/s5×5mm<sup>2</sup>チップスケールシリコン-フォトニック受信機【Powered by NICT】

Okamoto Daisuke; Suzuki Yasuyuki; Yashiki Kenichiro; Hagihara Yasuhiko; Tokushima Masatoshi; Fujikata Junichi; Kurihara Mitsuru; Tsuchida Junichi; Nedachi Takaaki; Inasaka Jun; Kurata Kazuhiko

文献

J-GLOBAL ID：201602213566903844 整理番号：16A0650958

28nm CMOS相互インピーダンス増幅器を集積した25Gb/s5×5mm²チップスケールシリコン-フォトニック受信機【Powered by NICT】

A 25-Gb/s 5 × 5 mm² Chip-Scale Silicon-Photonic Receiver Integrated With 28-nm CMOS Transimpedance Amplifier

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=16A0650958&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=16A0650958&from=J-GLOBAL&jstjournalNo=H0922A") }}

著者 (11件)： , , , , , , , , , ,
資料名：
巻： 34 号： 12 ページ： 2988-2995 発行年： 2016年
JST資料番号： H0922A ISSN： 0733-8724 CODEN： JLTEDG 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

28nm CMOS相互インピーダンス増幅器(TIA)チップを用いた5×5mm²小型シリコン光受信機を開発した。光学的および電気的成分の界面は受信機特性に大きく影響するため受信機チップは高速・高効率動作の実現のためのフォトニクス-エレクトロニクスの収束設計法を用いて設計した。光ピンを用いて,多モードファイバとゲルマニウム光検出器間の容易な光学的アラインメントを得た。特性インピーダンスであるTIA入力インピーダンスよりも大きいので,PD-TIA間のアルミニウムストリップ線路は,3dB帯域幅を増強した。CPWの電場とシリコン層との間の重なりが減少するためにエッチングしたSOIウエハ上のコプレーナ導波路(CPW)は低挿入損失を達成した。は25と85°Cでの,25Gb/sの誤りフリーの動作を実証した。受信機の最小感度と電力消費は85°Cで25°Cと--10.2dBmと2.5mW/Gb/sで-11.0dBmと2.3mW/Gb/sであった。これらの結果は,この受信機は,高温での実際の使用に適用できることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , , , , , , ,
, , 【Automatic Indexing@JST】

光通信方式・機器

, , ,

前のページに戻る

28nm CMOS相互インピーダンス増幅器を集積した25Gb/s5×5mm2チップスケールシリコン-フォトニック受信機【Powered by NICT】

28nm CMOS相互インピーダンス増幅器を集積した25Gb/s5×5mm²チップスケールシリコン-フォトニック受信機【Powered by NICT】