文献

J-GLOBAL ID：201602215302460435   整理番号：16A0925238

キャッシュの分割領域の動的管理による高速化

High Performance of Cache by Dynamic Control to Area Division

著者 (4件)： 刀根舞歌 (三重大 大学院工学研究科) ,  佐々木敬泰 (三重大 大学院工学研究科) ,  深澤祐樹 (三重大 大学院工学研究科) ,  近藤利夫 (三重大 大学院工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 177(CPSY2016 10-40)  ページ： 119-124  発行年： 2016年08月01日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： パソコンやスマートフォンのプロセッサは,高性能化が求められている。しかしながら,高速化手法の一つであるマルチコア化は,シングルコアに比べてメモリアクセス数が増加する。そのため,キャッシュに負担がかかりコアの性能を十分に引き出せない可能性がある。そこで,本稿ではキャッシュを高効率化してプロセッサの高性能化をはかる。キャッシュの高性能化手法にキャッシュ・パーティショニングがある。この手法はコアに必要な分だけウェイを割り当て,性能向上をはかる手法であるが,最適な割り当てができない,またプロセッサ間でデータを共有できないという問題がある。そこで本稿では,より細かい単位で割り当てやデータ共有が可能であるセル・アロケーションキャッシュを提案する。セル・アロケーションキャッシュをシミュレータに実装し,評価を行った。その結果,通常キャッシュの比較して,一部のベンチマークでは実行サイクル数が0.92%,ミス率が0.43%低減した。(著者抄録)

シソーラス用語： *キャッシュメモリ ,  高速化 ,  *セグメンテーション ,  *マルチプロセッサシステム ,  粒度【計算機】 ,  データ蓄積 ,  記憶素子 ,  *記憶割当 ,  アルゴリズム ,  性能評価 ,  ベンチマーク ,  プログラム実行 ,  マルチコアプロセッサ
準シソーラス用語： キャッシュ ,  マルチコア ,  領域分割 ,  データ共有 ,  メモリセル

分類 (1件)： 記憶方式  (JC02040V)

タイトルに関連する用語 (2件)： キャッシュ ,  高速化