文献

J-GLOBAL ID：201602215759442281   整理番号：16A0187356

設計手法:ピクセル検出器のための複合ピクセル内処理のエッジレス3D ASIC

Design Methodology: Edgeless 3D ASICs with complex in-pixel processing for Pixel Detectors

著者 (5件)： FAHIM Farah (Fermi National Accelerator Lab., IL, USA) ,  FAHIM Farah (Northwestern Univ., IL, USA) ,  DEPTUCH Grzegorz W. (Fermi National Accelerator Lab., IL, USA) ,  HOFF James R. (Fermi National Accelerator Lab., IL, USA) ,  MOHSENI Hooman (Northwestern Univ., IL, USA)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 9555  ページ： 95550M.1-95550M.10  発行年： 2015年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電子設計自動化(EDA)ツールを使ったピクセル内処理3D集積エッジレス検出器の設計手法を開発した。3階層の3D検出器は1センサ層とアナログとディジタルのASIC2層で構成され,X線フォトン到着時間測定とイメージングを行う。32×32の周辺機能ブロックを含まないエッジレスアレイがサブチップを構成する。アッセンブリは周辺機能ブロックを持たず,したがって活性領域は検出器のエッジまで広げられている。これは周辺バイアスブロックをピクセル内に置くことで達成できた。ディジタルサブチップアレイ内の1024ピクセルは一緒に置かれたフルカスタム,セミカスタム,自動タイミング駆動機能ブロックを有している。この手法は,改良混合モードオントップディジタル実用化フローを,タイミングとフロアプラニングのための道具効率を高めるだけでなく,コンパクトな寄生を意識したレイアウトにたいして設計者が制御できるように使用している。

シソーラス用語： 技術 ,  *自動設計 ,  データ転送 ,  ASIC ,  集積 ,  *ピクセル検出器 ,  回路設計 ,  光子計数
準シソーラス用語： EDA ,  *三次元集積 ,  設計自動化 ,  設計手法

分類 (1件)： 固体デバイス一般  (NC03010Z)

タイトルに関連する用語 (7件)： 設計手法 ,  ピクセル検出器 ,  ピクセル ,  エッジ ,  レス ,  3D ,  ASIC