文献

J-GLOBAL ID：201602221866606035   整理番号：16A1248033

新しい低漏れ電流ESD電源回路を提案した。【JST・京大機械翻訳】

A Novel Low-Leakage ESD Power-Rail Clamp Circuit

著者 (8件)： Li Xiaoyun (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Chen Houpeng (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Li Xi (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Wang Qian (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Zhang Qi (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Fan Xi (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Lei Yu (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences) ,  Song Zhitang (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-System and Information Technology,Chinese Academy of Sciences)
資料名： Weidianzixue  (Weidianzixue)
巻： 46  号： 4  ページ： 572-575  発行年： 2016年 
JST資料番号： C2386A  ISSN： 1004-3365  CODEN： WEIDFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 従来の静電放電保護(ESD)電源は,ナノスケールのプロセスに到達することによって集積回路チップに及ぼす影響がますます深刻になっている。漏れ電流を低減するために,2つの最小サイズのMOSトランジスタにより,MOSキャパシタの両端の差を低減するために,2つの最小サイズのMOSトランジスタを用いて,新しい低電圧ESD電源回路を設計した。40NM CMOSプロセスモデルを用いたシミュレーション結果により,同じ条件の下で,このクランプ回路の漏れ電流は32.59NAであり,従来のクランプ回路よりも2桁低いことを示した。ESDパルスの下で,この新しいESDクランプ回路は,従来の回路と比較して,ESDデバイスを効果的に開くことができた。Data from the ScienceChina, LCAS.【JST・京大機械翻訳】

シソーラス用語： パルス ,  MOSFET ,  シミュレーション ,  *漏れ電流 ,  クランプ回路 ,  集積回路 ,  CMOS
準シソーラス用語： プロセスモデル ,  低電圧 ,  MOSコンデンサ ,  ナノスケール ,  ESD保護 ,  *電源回路 , 【Automatic Indexing@JST】

著者キーワード (3件)： Electrostatic discharge ,  Power clamp circuit ,  Low-leakage

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (4件)： 漏れ電流 ,  ESD ,  電源回路 ,  提案