文献

J-GLOBAL ID：201602223774309001   整理番号：16A1389287

マーカーフリー可変長符号ストリームの並列復号化のためのアーキテクチャ【Powered by NICT】

Architecture for parallelizing decoding of marker-free variable length code streams

著者 (3件)： Baroud Yousef (Institut fuer Parallele und Verteilte Systeme, Universitaet Stuttgart) ,  Velarde Jose Manuel Marinos (Institut fuer Parallele und Verteilte Systeme, Universitaet Stuttgart) ,  Simon Sven (Institut fuer Parallele und Verteilte Systeme, Universitaet Stuttgart)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： SPA  ページ： 270-275  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 符号化データストリームの並列復号化は,画像およびビデオアプリケーションにおいて広く応用されている重要な方式である。特により高い解像度とフレームレートへの増加する要求により,並列復号がスループット要求を満足する為に非常に有用である。並列復号は,従来可変長コード(VLC)流にマーカーを挿入することにより可能となった。並列に処理するためにマーカーは,これらサブストリームの容易な分離を可能にした。が,マーカーの使用は,チャネルの帯域幅はほぼ完全に用いた場合特に不利に圧縮に悪影響を及ぼす。以前の研究では,溶液の実現可能性を示す並列復号を可能にする証明概念マーカーフリーアーキテクチャを提案した。本論文では,効率的なマーカーフリーアーキテクチャを提案した。メモリ要求とアーキテクチャの性能を徹底的に解析した。アーキテクチャは,マーカーベースのアプローチと対照的に,系の元の圧縮因子を保持している。実験結果では,アーキテクチャは高クロック速度で中距離FPGA上に20までの並列復号器を駆動するように構成できることを示した。さらに,LUT,レジスタ及びブロックRAMsの点でハードウェア資源は,資源は復号器の数と共に直線的にスケールする傾向があることが見られ報告した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶装置 ,  レジスタ ,  スループット ,  *復号化 ,  クロック ,  ハードウェア ,  *計算機アーキテクチャ ,  FPGA ,  分解能 ,  帯域幅 ,  符号化 ,  復号器 ,  *可変長符号 ,  測時機
準シソーラス用語： フレームレート ,  データストリーム , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： マーカー ,  可変長符号 ,  ストリーム ,  復号化 ,  アーキテクチャ