文献

J-GLOBAL ID：201602229005350718   整理番号：16A1029704

DT CGRA:河川への応用のための並行粗粒再構成可能アーキテクチャ【Powered by NICT】

DT-CGRA: Dual-track coarse-grained reconfigurable architecture for stream applications

著者 (4件)： Xitian Fan (State Key Laboratory of ASIC and System, Fudan University, No. 825 Zhangheng Road, Shanghai, 201203, China) ,  Huimin Li (State Key Laboratory of ASIC and System, Fudan University, No. 825 Zhangheng Road, Shanghai, 201203, China) ,  Wei Cao (State Key Laboratory of ASIC and System, Fudan University, No. 825 Zhangheng Road, Shanghai, 201203, China) ,  Lingli Wang (State Key Laboratory of ASIC and System, Fudan University, No. 825 Zhangheng Road, Shanghai, 201203, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： FPL  ページ： 1-9  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,機械学習におけるオブジェクト推論ドメインのための粗粒再構成可能アーキテクチャ(CGRA)を提示した。提案CGRAはストリーム処理のための最適化され,2重トラックモデルと呼ばれる対応計画モデルを提案した。CGRAをVerilogHDLで実現し,SMIC社の55nmプロセスで実現し,3.79mm~2のフットプリントを有し,500MHzで1.79Wを消費した。性能を評価するために,HOG,CNN,k-means法,PCA,SPM,線形SVM,ソフトマックスと関節Bayesを含む八種の機械学習アルゴリズムをベンチマークとして選択した。これらのアルゴリズムは,オブジェクト推論ドメイン特徴抽出,特徴選択と推論における一般的な機械学習フローをカバーしている。実験を行いその結果,提案CGRAは高性能FPGA溶液[19]と比較してIntel i7,3770CPUと7.82×エネルギー効率と比較して1443×平均エネルギー効率を得ることができることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 特徴選択 ,  最適化 ,  ベンチマーク ,  FPGA ,  アルゴリズム ,  機械学習 ,  エネルギー効率 ,  線形性 ,  特徴抽出 ,  学習アルゴリズム ,  *河川
準シソーラス用語： フットプリント ,  ストリーム処理 ,  *リコンフィギャラブルアーキテクチャ , 【Automatic Indexing@JST】

分類 (1件)： パターン認識  (JE07000S)

タイトルに関連する用語 (6件)： dT ,  河川 ,  応用 ,  並行 ,  粗粒 ,  再構成可能アーキテクチャ