文献
J-GLOBAL ID:201602232562825479   整理番号:16A0925227

プロセッサコアへの小規模ハードウェアトランザクショナルメモリ実装手法

Efficient implementation method of a compact HTM into processor cores
著者 (4件):
資料名:
巻: 116  号: 177(CPSY2016 10-40)  ページ: 45-50  発行年: 2016年08月01日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
現在,共有メモリ型マルチコアプロセッサが広く普及しており,並列処理に利用されている。並列処理において,一般に並列プログラムの実行順序が非決定的であることから,共有メモリは並行する複数のプロセスが実行順序に依存しないデータの一貫性を保持する必要がある。多くのプロセッサでは,このような排他制御手法として,アクセス権により制御するロックが採用されている。しかし,ロックでは並列処理を実質的に逐次処理で行うため,効率的ではない。そこで,並列に処理を行うために投機的なアクセスを許すトランザクショナルメモリと呼ばれる手法が提案されている。特にハードウェアにより実現したトランザクショナルメモリは,いくつかの商用プロセッサにおいても採用されている。しかし,それらのプロセッサでは,トランザクション処理を担うハードウェアの規模が大きい問題がある。そこで,扱うトランザクションを限定的にし,トランザクショナルメモリをコア内で留める,組込み用プロセッサ等の小規模なシステム向けのハードウェアトランザクショナルメモリの実装手法を提案する。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
制御方式 

前のページに戻る