文献

J-GLOBAL ID：201602247179935712   整理番号：16A0611608

カスケードサポートベクトルマシンを持つ埋込みハードウェア効率のよい実時間分類【Powered by NICT】

Embedded Hardware-Efficient Real-Time Classification With Cascade Support Vector Machines

著者 (4件)： Kyrkou Christos (Dept. of Electr. & Comput. Eng., Univ. of Cyprus, Nicosia, Cyprus) ,  Bouganis Christos-Savvas (Dept. of Electr. & Electron. Eng., Imperial Coll. London, Imperial, CA, USA) ,  Theocharides Theocharis (Dept. of Electr. & Comput. Eng., Univ. of Cyprus, Nicosia, Cyprus) ,  Polycarpou Marios M. (Dept. of Electr. & Comput. Eng., Univ. of Cyprus, Nicosia, Cyprus)
資料名： IEEE Transactions on Neural Networks and Learning Systems  (IEEE Transactions on Neural Networks and Learning Systems)
巻： 27  号： 1  ページ： 99-112  発行年： 2016年 
JST資料番号： T0881A  ISSN： 2162-237X  CODEN： ITNNEP  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： カスケードサポートベクトルマシン(SVM)は,問題を効率良く扱うために最適化し,データの大部分は二クラスの一つ,画像オブジェクト分類などに属し,従ってモノリシック(単一)SVM分類子上の高速化を提供することができる。しかし,SVM分類は計算要求の厳しい仕事であるとSVMのための既存のハードウェアアーキテクチャは,モノリシック分類器のみを検討した。カスケードSVM分類流に対する最適化されたハイブリッド処理ハードウェアアーキテクチャを介してカスケードSVMの加速,その実現に必要なハードウェア資源を低減する方法,さらにデータサンプルを廃棄するカスケード情報を利用した分類速度を改善する方法を提案した。提案したSVMカスケードアーキテクチャは,Spartan-6フィールドプログラマブルゲートアレイ(FPGA)プラットフォーム上に実装し,800×600(Super Video Graphics Array)分解能画像上での物体検出のための評価した。カスケード情報を処理する神経回路網により促進される,提案したアーキテクチャは,ベンチマーク顔検出応用のための40フレーム/秒の実時間処理速度を達成した。,ハードウェア還元法は,ベースライン実装に比べて25%少ないFPGAカスタム論理資源と20%ピーク電力低減の利用をもたらした。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ベンチマーク ,  高速化 ,  分解能 ,  計算機アーキテクチャ ,  *ハードウェア ,  *サポートベクトルマシン ,  実時間処理 ,  神経回路網 ,  FPGA ,  最適化
準シソーラス用語： 電力低減 ,  顔検出 ,  物体検出 ,  SVM分類 ,  *実時間 , 【Automatic Indexing@JST】

著者キーワード (7件)： サポートベクトルマシン(SVM) ,  カスケード分類器 ,  フィールドプログラマブルゲートアレイ(FPGA) ,  局所二値パターン(LBP) ,  ニューラルネットワーク(NN) ,  並列アーキテクチャ ,  実時間と埋め込みシステム

分類 (1件)： パターン認識  (JE07000S)

タイトルに関連する用語 (6件)： カスケード ,  サポートベクトルマシン ,  埋込み ,  ハードウェア ,  実時間 ,  分類