文献

J-GLOBAL ID：201602248836614037   整理番号：16A0925257

ニューラルネットワークアクセラレータにおけるコア間通信量最小化のためのタスク配置手法

著者 (4件)： 進藤智司 (名古屋工大) ,  大場百香 (電通大) ,  津邑公暁 (名古屋工大) ,  三輪忍 (電通大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 177(CPSY2016 10-40)  ページ： 243-250  発行年： 2016年08月01日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 画像認識や音声認識,自然言語処理等において,ニューラルネットワークを用いた機械学習が注目されている。近年の機械学習では認識率を向上させるためにニューラルネットワークの規模を拡大させることが主流であり,これに伴い,シミュレーションに必要な計算時間が増大している。そこで,計算時間の短縮と消費電力の削減を目指し,ニューラルネットワーク専用のハードウェアアクセラレータが盛んに研究されている。このようなハードウェアアクセラレータでは,ソフトウェア実行の際には考慮する必要のなかった点が性能に影響を及ぼす可能性がある。そこで本稿では,高性能なハードウェアアクセラレータの実現のためのひとつの着眼点として,複数コアへのタスク配置について検討する。各コアへのタスク配置がハードウェアアクセラレータの実行性能および電力効率に及ぼす影響を調査し,コア間通信量最小化のための適切な配置について考察する。シミュレーションによる評価の結果,タスク配置が実行サイクル数に影響を与え,層の規模によって異なるタスク配置が有効であることを確認した。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  データ処理システム ,  *高速計算 ,  *マイクロプロセッサ ,  通信路容量 ,  資源割付 ,  シミュレーション ,  *機械学習 ,  電力効率 ,  プログラム実行 ,  システムアーキテクチャ
準シソーラス用語： アクセラレータ ,  通信量 ,  マルチコア ,  タスク割当

分類 (2件)： 人工知能  (JE08000Z) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (5件)： コア ,  通信量 ,  最小化 ,  タスク ,  手法