抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
半導体パッケージのためのビルドアップPWB(プリント配線板)は,コア材料(高Tg FR4,FR5またはBT)上にビルドアップ材料積層である広く使用されている。一般に,小径ビアと形成された微細な導電性パターンを形成するためにエポキシ系ビルドアップ材料はI/O(入力/出力)回路の多数を必要とするASIC(特定用途向け集積回路),CPU,GPU,及び他のICのパッケージのためのガラス布なしに利用されている。FC-BGAは市場での支配的地位であり,パーソナルコンピュータによるマイクロプロセッサパッケージに使用されている。スーパーコンピュータとハイエンドサーバアプリケーションの高性能MPUとASICでは,多層が進行中である。高多層基板として提案されている六四六および八八八層構造[1]ビルドアップ層の非常に微細なトレースと空間を作製するために,無電解銅めっきやスパッタリングで除去可能なキャリア上の極薄銅箔を用いたMSAP(改良半アディティブプロセス)またはSAP(半アディティブプロセス)のいずれかを用いた。MSAPはコア層のダウンサイジングを持つに広く用いられている。一方,スマートフォンやタブレットPCのようなディジタル移動素子に装荷されたアプリケーションプロセッサ及びベースバンドプロセッサが必要であるパッケージの小形・薄形。FCCSPはI/Oの少ない数のために適応させた。移動システムのパッケージでは,剛体基板は,機械加工,特にコストの観点からのレーザを介しに使用されている。ガラス布で補強したプリプレグを積層する。FCCSP,より薄い板装置,薄いコア+ビルドアップ構造典型的にを進行しているので,一二一構造と二二二構造は拡大している。[1]比較的小さい配線密度のメモリ応用では,プリプレグを用いた三層のコアレスビルドアップ構造はFCCSPに適用されている。FCCSP配線形成,減法過程はエッチングにより基板表面全体の銅箔の非回線部分を除去することにより回路を形成するために使用されている。これらビルドアップ基板では,銅箔の開発は,良好な密着性,滑らかな表面をもつ細線を達成するための次世代に望まれている。小形状因子モジュールの開発は特に携帯製品のためのまだ進行中で,スマートフォンと錠剤である。高密度配線技術はサイズと基板の集合面積を低減が求められている。配線技術を構築小サイズと高い密度を持つへの鍵の一つである。配線技術の先端技術としての3D,2.5Dおよび2.1Dインターポーザ応用のための微細配線と公表されている〔2-8〕。しかし消費者エレクトロニクスの実世界における,コストは多くの分野で使用できる非常に高感度である。開発速度が比較的遅い,半導体への応用とは異なった。PWB(印刷配線板)アプリケーションの開発速度を加速するために,ナノスケールプロファイル銅箔を提案した。本論文では,ナノスケールの銅表面を条件づけることで超低プロファイルを可能にする銅箔用に新しく開発した処理技術を導入した。微細加工と接着性能を実証した。接着試験から,ナノスケールプロファイル箔上に凝集破壊モードにもかかわらず,わずかに低い接着を確認した。この挙動を理解するために,FEM(有限要素モデル)は,ナノスケールプロファイル箔上の応力の観点から使用されている。シミュレーションモデルを本報で検討した。現実的な銅箔モデルと局在プリプレグパラメータの結果から,プリプレグと銅箔間の界面付近に集中するより大きな最大主応力はナノスケール銅箔を行った。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
