文献

J-GLOBAL ID：201602251600661409   整理番号：16A1029630

RapidSmithとVivadoをインタフェイスするためのXDL代替【Powered by NICT】

An XDL alternative for interfacing RapidSmith and Vivado

著者 (3件)： Townsend Thomas (NSF Center for High-Performance Reconfigurable Computing (CHREC), Dept. of Electrical and Computer Engineering, Brigham Young University, Provo, UT, 84602, USA) ,  Nelson Brent (NSF Center for High-Performance Reconfigurable Computing (CHREC), Dept. of Electrical and Computer Engineering, Brigham Young University, Provo, UT, 84602, USA) ,  Wirthlin Mike (NSF Center for High-Performance Reconfigurable Computing (CHREC), Dept. of Electrical and Computer Engineering, Brigham Young University, Provo, UT, 84602, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： FPL  ページ： 1  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,RapidSmith CADツール[1]は,Xilinx FPGAを標的とするカスタムCADツールを作成するためにISEを用いた使用されてきた。ツールフローはXilinx設計言語(XDL),配置と配線情報を含むネットリストの人間が読める表現に基づいた。XDL界面もデバイス表現ファイル(XDLRCファイル)を提供し,与えられたFPGA部の利用可能な資源を詳述する。RapidSmithを用いて,Xilinx設計は設計フローのどの段階でもISEから出る,RapidSmith(論理修飾,場所,または経路)で操作し,ISEに輸入された逆実行の残りを完了することができた。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 配線 ,  FPGA ,  界面 ,  言語 ,  *インタフェイス
準シソーラス用語： 設計フロー ,  ネットリスト ,  CADツール , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： インタフェイス ,  代替