文献
J-GLOBAL ID:201602253871564911   整理番号:16A0772297

再構成可能神経形態学的計算加速器による不均一系【Powered by NICT】

Heterogeneous systems with reconfigurable neuromorphic computing accelerators
著者 (7件):
資料名:
巻: 2016  号: ISCAS  ページ: 125-128  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
明示的にプログラムされた,ルールベースアルゴリズムは実行不可能なまたは非効率のどちらかがハードウェア加速器を用いた不均一システムの開発高性能用途を実現するための有望な解決策である。しかし,ハードウェア表現へのニューラルネットワークモデルのマッピング複雑なプロセス,平衡計算リソースとメモリアクセスが重要である。本研究では,FPGAを用いた神経形態学的計算加速器(NCA)と不均一系を最適化O系統的アプローチを提案した。応用のために,加速器のニューラルネットワークトポロジーと計算流れはNCAを意識したコンパイラを介して構成できる。FPGAを用いたNCAは並列ニューラル処理要素の集合から成る一般的な多層ニューラルネットワークを含んでいる。この様なスキームは,人間の認知プロセスに似ていると新皮質の階層に従った。アーキテクチャレベルでは,計算効率を高めるために計算資源要求を減少させた。ハードウェア実装は主にデータ通信負荷を低減することを標的とする:マルチスレッド計算エンジンは,長いメモリ待ち時間をマスクするために利用されている。このような混合溶液は,機械学習のアプリケーションの絶えず増大する複雑さとスケーラビリティを考慮し,系の性能と効率を向上させることができる。八つの代表的なベンチマークの評価により,平均12.1倍のスピードアップと45.8×エネルギー削減に観察され,CPUのみ計算と比較して限界精度損失であった。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
集積回路一般  ,  無線通信一般  ,  ディジタルフィルタ 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る