文献

J-GLOBAL ID：201602265014171123   整理番号：16A0913180

CMOSテラヘルツイメージング回路の設計と評価

Design and fabrication of a terahertz imaging circuit in CMOS process technology

著者 (7件)： 脇田幸典 (北大 量子集積エレクトロニクス研究セ) ,  佐野栄一 (北大 量子集積エレクトロニクス研究セ) ,  池辺将之 (北大) ,  ARNOLD Stevanus (東北大 電通研) ,  尾辻泰一 (東北大 電通研) ,  瀧田佑馬 (理研) ,  南出泰亜 (理研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 172(SDM2016 48-68)  ページ： 19-24  発行年： 2016年07月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,テラヘルツ波を用いたイメージングが注目を集めている。本研究では,MOSFETの非線形性を用いたテラヘルツ波の直接検波回路を提案する。テラヘルツイメージング回路は低コストである180nm Si CMOSプロセスを用いて設計及び試作した。イメージング回路はマイクロストリップパッチアンテナ,インピーダンス整合回路そして直接検波回路により構成される。イメージング回路はキャリア周波数0.915THzにおいて51.9kV/WのResponsivity,変調周波数31Hzにおいて358pW/Hz^1/2のNEP(Noise Equivalent Power)を示した。NEPは10kHzで変調することで33.5pW/Hz^1/2が期待される。イメージング回路のサイズは250x180μmである。これらの成果は低価格テラヘルツイメージングの実現を示唆している。(著者抄録)

シソーラス用語： *CMOS構造 ,  *画像診断 ,  *テラヘルツ波 ,  *回路設計 ,  *MOSFET ,  非線形性 ,  マイクロストリップ線路 ,  *パッチアンテナ ,  インピーダンス整合 ,  復調器 ,  応答特性 ,  電力 ,  *半導体チップ ,  復調 ,  エンベロープ ,  増幅器
準シソーラス用語： テラヘルツイメージング ,  マイクロストリップパッチアンテナ ,  直接検波器 ,  雑音等価電力 ,  オンチップアンテナ ,  包絡線検波 ,  カスコード増幅器

分類 (2件)： 撮像・録画装置  (ND12032E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： CMOS ,  テラヘルツイメージング ,  設計 ,  評価