文献

J-GLOBAL ID：201602268542921810   整理番号：16A0618630

確率計算のための連続時間借用による誤り訂正能力のある逐次細胞【Powered by NICT】

Error-resilient sequential cells with successive time borrowing for stochastic computing

著者 (6件)： Liu Wei-Chang (Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan) ,  Chan Ching-Da (Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan) ,  Huang Shuo-An (Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan) ,  Lo Chi-Wei (Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan) ,  Yang Chia-Hsiang (Department of Electrical Engineering, National Taiwan University, Taipei, Taiwan) ,  Jou Shyh-Jye (Department of Electronics Engineering, National Chiao Tung University, Hsinchu, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICASSP  ページ： 6545-6549  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,余剰ラッチと発生時計なし時間借用能力を持つ誤り耐性逐次ビルディングブロックを提示した。回路は周期の半分までによるPVT変動および/または過電圧スケーリングによるタイミングエラーを回収することができた。以前の研究とは異なり,タイミングエラーは,停止したサイクルを持たない連続時間借用を通して動的に回復し,一定のスループットを保持することができた。回路構造は両ASICとマイクロプロセッサに適用することができる。提案した逐次細胞は,現在の細胞に基づくIC設計フローに高度に適合する,フィードフォワードとフィードバックの両方データパス。証明概念として,重要なD SPビルディングブロックの設計を検証した。結果はDSPモジュールの性能は最悪の場合の運転条件で13-15%改善され,信頼できない運転条件のもとでの確率的計算のための有望な解決策をもたらしていることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ASIC ,  *誤り訂正能力 ,  フィードバック ,  マイクロプロセッサ ,  データパス ,  スループット ,  *連続時間系 ,  フィードフォワード
準シソーラス用語： 運転条件 ,  設計フロー ,  回路構成 ,  タイミングエラー ,  電圧スケーリング ,  ビルディングブロック ,  誤り耐性 , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  信号理論  (ND02020G)

タイトルに関連する用語 (6件)： 確率 ,  計算 ,  連続時間 ,  誤り訂正能力 ,  逐次 ,  細胞