文献
J-GLOBAL ID:201602270580432756   整理番号:16A0675535

電力を意識した実時間タスクスケジューリングのためのノードスケーリング解析【Powered by NICT】

Node Scaling Analysis for Power-Aware Real-Time Tasks Scheduling
著者 (3件):
資料名:
巻: 65  号:ページ: 2510-2521  発行年: 2016年 
JST資料番号: C0233A  ISSN: 0018-9340  CODEN: ICTOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
マルチコアプロセッサは,動的電圧スケーリング(D VS)法を用いて性能と電力消費の間のトレードオフを達成した。本論文では,同一マルチコアシステムにおける実時間タスクの電力効率のよいスケジューリング問題,および電力を意識したスケジューリングを達成するために本ノードスケーリングモデルを研究した。は,与えられたタスク集合のための最小電力消費で処理可能な結合速度が存在することを証明し,タスクセットにおけるタスク利用,u_max,の最大値は,最小電力消費を決定する重要な要素である。値u_maxに基づいて,タスクセットを分類二カテゴリーへの有界タスクセットと非有界タスクを設定し,各タイプのタスクセットの電力消費の下限を証明した。Intel Xeon X5550とPXA270プロセッサに基づくシミュレーションは,ノードスケーリングモデルはEDF FFとSPA2のような既存のアルゴリズムに適用することで電力効率の良いスケジューリングを達成できることを示した。電力削減量の割合はコアの最大速度に結合した速度の比として定義されるマルチコアプロセッサの特性に依存する。速度の比が減少すると,電力低減の比は,すべての電力効率の良いアルゴリズムでは増加した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
オペレーティングシステム  ,  専用演算制御装置 

前のページに戻る