文献

J-GLOBAL ID：201602273041235129   整理番号：16A1211255

種々のシリコン膜厚を有するSOI UTBB MOSFETの0温度係数に及ぼす接地面の影響【Powered by NICT】

Ground plane influence on zero-temperature-coefficient in SOI UTBB MOSFETs with different silicon film thicknesses

著者 (6件)： Macambira Christian N. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Itocazu Vitor T. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Almeida Luciano M. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Martino Joao A. (LSI/PSI/USP, University of Sao Paulo, Sao Paulo, Brazil) ,  Simoen Eddy (Imec, Leuven, Belgium) ,  Claeys Cor (Imec, Leuven, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： SBMicro  ページ： 1-4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,実験データと解析モデルに基づく異なるシリコン厚さ(t_Si)のための超薄ボディと埋め込み酸化膜(UTBB)シリコンオンインシュレータ(SOI)nMOSトランジスタにおける零温度係数(ZTC)の接地面(GP)の影響の解析を提示した。GPの存在はデバイスにおける基板効果の減少によりZTC(V_ZTC)のバイアス電圧の値と結果としてしきい値電圧の増加を増加させた。VZTCシリコン厚さに逆比例することを示した。全ての結果は,しきい値電圧,この技術のZTC点における支配的な因子,共に同じ傾向を示すの解析モデルによって確認した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： トランジスタ ,  *温度係数 ,  *ケイ素 ,  *膜厚 ,  解析モデル ,  *MOSFET
準シソーラス用語： 閾値電圧 ,  バイアス電圧 ,  埋込み酸化膜 ,  *接地面 , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  信号理論  (ND02020G)

タイトルに関連する用語 (6件)： シリコン ,  膜厚 ,  SOI ,  MOSFET ,  温度係数 ,  接地面