文献

J-GLOBAL ID：201602279347336472   整理番号：16A1174226

移動4K UHD応用のための複雑さを低減した単一コアに基づくHEVCビデオCODECプロセッサ【Powered by NICT】

Reduced complexity single core based HEVC video codec processor for mobile 4K-UHD applications

著者 (3件)： Lee Sukho (Department of Intelligent SoC Research, ETRI, Daejeon, Korea) ,  Kim Hyunmi (Department of Intelligent SoC Research, ETRI, Daejeon, Korea) ,  Eum Nakwoong (Department of Intelligent SoC Research, ETRI, Daejeon, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICCE-Berlin  ページ： 94-95  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 将来のビデオコーデックプロセッサは大型UHD画像のためのH.264の符号化効率の限界のために短時間で新たに標準化された高効率ビデオ符号化(HEVC/H.265)を採用しなければならない。HEVCのための著者らの設計した復号器と符号器を組み合わせ,低複雑性HEVCビデオコーデックプロセッサを提案した。今年のこのコーデックプロセッサSamsung28nm CMOSプロセスを開発し,この低複雑性符号の大きさは,従来のH.264/AVCチップの範囲内で維持した。この単一コアベースのプロセッサは,単純化したレート歪最適化(RDO)と低電力スキップモードを用いて最適なモード決定を有していた。エンコーダのBDレート損失はHM,13~と比較して35%であり,スキップモードに入るとき電力消費は250mW以下であった。チップとその内部SRAMサイズは7.3×7.5mm~2と300kbであり,30fpsで4K UHD符号化モードと最大周波数は600MHzであった。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： SRAM ,  復号器 ,  *演算プロセッサ ,  符号化 ,  簡素化 ,  符号器 ,  最適化 ,  電力消費 ,  改変
準シソーラス用語： モード決定 ,  レート歪 ,  低複雑性 ,  ビデオ符号化 ,  高効率 ,  符号化効率 ,  *ビデオコーデック , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 応用 ,  複雑さ ,  コア ,  HEVC ,  ビデオCODEC ,  プロセッサ