文献

J-GLOBAL ID：201602280831541795   整理番号：16A0473359

リアルタイムデジタル画像分割のための,新しい高速かつスケーラブルな並列ユニオン-ファインドASICの実装

Novel Fast and Scalable Parallel Union-Find ASIC Implementation For Real-Time Digital Image Segmentation

著者 (6件)： SALAHAT Ehab (Khalifa Univ., Abu Dhabi, ARE) ,  SALEH Ham (Khalifa Univ., Abu Dhabi, ARE) ,  SLUZEK Andrzej (Khalifa Univ., Abu Dhabi, ARE) ,  AL-QUTAYRI Mahmoud (Khalifa Univ., Abu Dhabi, ARE) ,  MOHAMMAD Baker (Khalifa Univ., Abu Dhabi, ARE) ,  ISMAIL Mohammad (Khalifa Univ., Abu Dhabi, ARE)
資料名： Annual Conference of the IEEE Industrial Electronics Society  (Annual Conference of the IEEE Industrial Electronics Society)
巻： 41st Vol.4  ページ： 3122-3125  発行年： 2015年 
JST資料番号： H0475B  ISSN： 1553-572X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,リアルタイムデジタル画像分割のための,新しい高速かつスケーラブルな並列ユニオン-ファインドアルゴリズムと,65nm CMOS技術を用いた特定用途向け集積回路(ASIC)設計フローによるシステムオンチップ(SoC)の実装を提示した。このアルゴリズムは,最小限のピクセル走査により,すべてのフォアグラウンド及びバックグラウンドの両方のピクセルにラベリングすることが可能である。並列ラベリングを使用して,画像セグメントを監視することにより,非常に高速かつ効率的なラベリングの実行を可能にした。ASIC設計フローを用いたことで,SoCは350MHzの動作周波数,2100fpsの推定処理速度,15950.5um²(オフチップメモリ)の小面積を有し,0.3mWの非常に低消費電力であった。これに因り,本アルゴリズムとSoCが,モバイルデバイスとリアルタイムアプリケーションのための優れた候補である事を示した。

シソーラス用語： *ASIC ,  *セグメンテーション ,  *画像処理 ,  実装 ,  時間 ,  アルゴリズム ,  超LSI ,  *ラベリング
準シソーラス用語： SOC【IC】 ,  リアルタイム ,  *画像分割 ,  特定用途向け集積回路 ,  *並列ラベリング

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算理論  (JB02000A)

タイトルに関連する用語 (7件)： リアルタイム ,  デジタル ,  画像分割 ,  ユニオン ,  インド ,  ASIC ,  実装