特許
J-GLOBAL ID：201603000292915250
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-141718
公開番号（公開出願番号）：特開2014-006685
特許番号：特許第5968693号
出願日： 2012年06月25日
公開日（公表日）： 2014年01月16日
請求項（抜粋）：
【請求項1】 ビット幅がNビットであるメインメモリと、
L(N×X:Xは2以上の自然数)ビット幅のキャッシュラインを有するキャッシュメモリと、
前記メインメモリに記憶されているMビット(2×M≦L)の命令を前記キャッシュメモリに登録する場合に、前記命令の先頭が含まれるNビットの読出し単位データと、後続する(X-1)個のNビットの読出し単位データを1つのキャッシュラインに登録するキャッシュ制御部とを備え、
前記メインメモリの各読出し単位データ内の命令の位置がsビットで指定される場合に、
前記キャッシュ制御部は、前記命令を指定するアドレスの下位のs個のビットを0とした第1のアドレスで指定されるNビットの読出し単位データと、次の(X-1)個のNビットの読出し単位データを前記キャッシュラインに登録する、半導体装置。
IPC (3件)：
G06F 12/08 ( 201 6.01)
, G06F 12/0802 ( 201 6.01)
, G06F 9/38 ( 200 6.01)
G06F 12/08 505 Z
, G06F 12/08 501 D
, G06F 9/38 330 F
