特許
J-GLOBAL ID：201603000935095388
マイクロ電子工業におけるビアホール充填方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
秋元 輝雄
公報種別：特許公報
出願番号（国際出願番号）：特願2013-551341
特許番号：特許第5981455号
出願日： 2012年01月26日
請求項（抜粋）：
【請求項1】 半導体集積回路機器におけるシリコン貫通ビア・フィーチャーをメタライズするための
方法であって、前記機器は中にビア・フィーチャーを有する表面を含み、前記ビア・フィーチャーは前記表面から広がる側壁および底部を含み、前記側壁、前記底部および前記表面は銅堆積のための金属化基板を有し、前記金属化基板はシード層を含み、当該方法は、
以下からなる:
前記金属化基板を電解銅堆積組成物に接触させ、ここで、シリコン貫通ビア・フィーチ
ャーは1μm〜25μmの入口寸法、50μm〜300μmの深さ寸法、および2:1よ
り大なるアスペクト比を有し、前記金属化基板は電解銅堆積用のカソードを備え、当該堆
積組成物は、
銅イオン源;
無機酸、有機スルホン酸及びそれらの混合物から選ばれる酸成分;
促進剤;
抑制剤;
レベラー;並びに
塩素イオン;
アノード、前記電解組成物、前記カソード、および電源を含む電気堆積回路を形成
し;
ビア充填サイクル中に前記アノードと前記カソード間に電位を印加し、前記カソー
ドで銅イオンを減少させるカソード電気堆積電流を発生せしめ、それによって前記ビアの
底部および側壁の前記基板上に銅めっきし、当該ビアは優先的に底部および側壁にめっき
し、底部から銅でビア充填をせしめ;
前記充填サイクル中に、間隔を開けるために回路の極性を反転させ、前記金属化基板に
アノード電位を形成し、当該ビア内で銅表面からレベラーを脱着し;
回路のカソードとして当該ビア内に銅の表面を復元させることによって銅堆積を再開
し、それによって銅充填ビア・フィーチャーを形成する。
IPC (7件)：
C25D 7/12 ( 200 6.01)
, C25D 3/38 ( 200 6.01)
, C25D 5/18 ( 200 6.01)
, H01L 21/3205 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
, H01L 21/288 ( 200 6.01)
C25D 7/12
, C25D 3/38
, C25D 5/18
, H01L 21/88 J
, H01L 21/88 B
, H01L 21/288 E
