誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器

発明者： , , ,
出願人/特許権者：
代理人 (4件)：蔵田昌俊 , 福原淑弘 , 井関守三 , 奥村元宏
公報種別：公表公報
出願番号（国際出願番号）：特願2016-500697
公開番号（公開出願番号）：特表2016-513937
出願日： 2014年03月06日
公開日（公表日）： 2016年05月16日
要約：

誘導性ディジェネレーションと、構成可能利得とをもつ増幅器および、入力整合とが開示される。例示的な設計では、装置は、増幅器のための利得トランジスタと、インダクタと、入力整合回路とを含む。利得トランジスタは、それのバイアス電流に基づいて決定される可変利得を有する。インダクタは利得トランジスタと回路接地との間に結合される。入力整合回路は、利得トランジスタの可変利得に基づいて利得トランジスタに選択的に結合される。たとえば、入力整合回路は、低利得モードで利得トランジスタに結合され、高利得モードで利得トランジスタから分離され得る。例示的な設計では、入力整合回路は、直列に結合された抵抗器と、キャパシタと、第2のトランジスタとを含む。抵抗器は増幅器の入力整合のために使用される。第2のトランジスタは、抵抗器を利得トランジスタに結合するかまたはそこから分離する。

請求項（抜粋）：

利得トランジスタのバイアス電流に基づいて決定される可変利得を有する前記利得トランジスタと、前記利得トランジスタと回路接地との間に結合されたインダクタと、前記利得トランジスタの前記可変利得に基づいて前記利得トランジスタに選択的に結合される入力整合回路とを備える装置。

IPC (3件)：

H03F 3/189 , H03G 3/10 , H03F 1/22

FI (3件)：

H03F3/189 , H03G3/10 A , H03F1/22

Fターム (27件)：

5J100AA15 , 5J100BA04 , 5J100BB02 , 5J100CA02 , 5J100CA07 , 5J100CA09 , 5J100EA02 , 5J100FA02 , 5J500AA01 , 5J500AA13 , 5J500AC21 , 5J500AC41 , 5J500AC75 , 5J500AF10 , 5J500AF17 , 5J500AH09 , 5J500AH29 , 5J500AH30 , 5J500AH33 , 5J500AH39 , 5J500AK29 , 5J500AM04 , 5J500AM17 , 5J500AS01 , 5J500AS13 , 5J500AT01 , 5J500LV07

引用特許：

審査官引用 (7件)

特開平4-361412
増幅器および通信装置
公報種別：公開公報出願番号：特願2009-217599 出願人：株式会社東芝
低雑音増幅器
公報種別：公開公報出願番号：特願2007-066387 出願人：新日本無線株式会社

全件表示

前のページに戻る