特許

J-GLOBAL ID：201603002779061764

半導体装置および情報処理装置

発明者： 山岡 雅直 ,  吉村 地尋
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2014-176238
公開番号（公開出願番号）：特開2016-051326
出願日： 2014年08月29日
公開日（公表日）： 2016年04月11日
要約：

【課題】相互作用モデルの計算を行う半導体装置において、3値以上の多値の係数による相互作用計算を可能にする技術を提供する。【解決手段】半導体装置は、相互作用モデルの1つのノードの状態を示す値を記憶する第1メモリセルと、前記1つのノードに接続されたノードからの相互作用を示す相互作用係数を記憶する第2メモリセルと、前記1つのノードのバイアス係数を記憶する第3メモリセルと、をそれぞれ含む複数のユニットを有する。さらに、前記接続されたノードの状態を示す値と前記相互作用係数と前記バイアス係数とに基づいて、前記1つのノードの次状態を示す値を決定する演算回路を有する。そして、前記複数のユニット内の前記第2メモリセルおよび前記第3メモリセルのそれぞれは、多値メモリセルを含む。【選択図】図6

請求項（抜粋）：

相互作用モデルの1つのノードの状態を示す値を記憶する第1メモリセルと、前記1つのノードに接続されたノードからの相互作用を示す相互作用係数を記憶する第2メモリセルと、前記1つのノードのバイアス係数を記憶する第3メモリセルと、をそれぞれ含む複数のユニットと、 前記接続されたノードの状態を示す値と前記相互作用係数と前記バイアス係数とに基づいて、前記1つのノードの次状態を示す値を決定する演算回路と、 を有し、 前記複数のユニット内の前記第2メモリセルおよび前記第3メモリセルのそれぞれは、多値メモリセルを含む、半導体装置。

IPC (3件)：

G06F 7/00 ,  G06N 99/00 ,  G06F 7/49

FI (3件)：

G06F7/00 204 ,  G06N99/00 120 ,  G06F7/49 Z

Fターム (1件)：

5B013DD03

引用特許：

出願人引用 (2件)

• 半導体装置及びその回路動作開始方法
  公報種別：公開公報   出願番号：特願2012-222775   出願人：ルネサスエレクトロニクス株式会社
• アナログ処理用のシステム、装置、および方法
  公報種別：公表公報   出願番号：特願2011-501018   出願人：ディー-ウェイブシステムズ,インコーポレイテッド

審査官引用 (2件)

• 半導体装置及びその回路動作開始方法
  公報種別：公開公報   出願番号：特願2012-222775   出願人：ルネサスエレクトロニクス株式会社
• アナログ処理用のシステム、装置、および方法
  公報種別：公表公報   出願番号：特願2011-501018   出願人：ディー-ウェイブシステムズ,インコーポレイテッド

引用文献：

出願人引用 (1件)

• Spatial computing architecture using randomness of memory cell stability under voltage control

審査官引用 (1件)

• Spatial computing architecture using randomness of memory cell stability under voltage control