特許

J-GLOBAL ID：201603002883097193

マルチコアプラットフォームにおける制約ブート法

発明者： ムラリダール,ラジーヴ ,  セシャドリ,ハリナラヤナン ,  ルドラムニ,ヴィシュウェシュ,エム.
出願人/特許権者： インテル コーポレイション
代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  大貫 進介
公報種別：特許公報
出願番号（国際出願番号）：特願2014-532120
特許番号：特許第5972981号
出願日： 2012年09月27日
請求項（抜粋）：

【請求項1】 複数のプロセッサコアと、 低消費電力状態からのウェイクイベントを検出して、前記複数のプロセッサコアのうちの第2のプロセッサコアに、完全に機能する消費電力状態より低い電力を消費する消費電力状態に入らせる、前記複数のプロセッサコアのうちの少なくとも第1のプロセッサコアに結合した制御ロジックとを有し、 前記制御ロジックは、前記第2のプロセッサコアに、前記ウェイクイベントのソースに基づき前記低い電力を消費する消費電力状態に入らせる、プロセッサ。

IPC (1件)：

G06F 1/32 ( 200 6.01)

FI (1件)：

G06F 1/32 Z

引用特許：

出願人引用 (2件)

• 情報処理システムおよびその制御方法
  公報種別：公開公報   出願番号：特願2008-068243   出願人：日本電気株式会社
• 特許第7165132号
  

審査官引用 (3件)

• 情報処理システムおよびその制御方法
  公報種別：公開公報   出願番号：特願2008-068243   出願人：日本電気株式会社
• 特許第7165132号
  
• 特許第7165132号