特許
J-GLOBAL ID：201603002897545814
回路設計支援装置及び回路設計支援方法及びプログラム
発明者：
出願人/特許権者：
代理人 (2件)：
溝井 章司
, 山地 博人
公報種別：特許公報
出願番号（国際出願番号）：特願2012-108307
公開番号（公開出願番号）：特開2013-235474
特許番号：特許第5979965号
出願日： 2012年05月10日
公開日（公表日）： 2013年11月21日
請求項（抜粋）：
【請求項1】 ライトアクセスされるライトアクセス配列と、前記ライトアクセス配列と配列名が共通する、リードアクセスされるリードアクセス配列とが用いられて、高位合成の対象となる回路の動作が記述されている動作記述コードを、入力するコード入力部と、
配列名が共通するライトアクセス配列とリードアクセス配列との間の連携に用いられる連携バッファを前記高位合成において2個以上生成するためのマルチバッファ生成条件として、ライトアクセス配列に含まれるライトアクセスアドレスに規則性がないこと、及びリードアクセス配列に含まれるリードアクセスアドレスに規則性がないことの少なくともいずれかが定義されているマルチバッファ生成条件情報を、入力する条件情報入力部と、
前記動作記述コードから配列名が共通するライトアクセス配列とリードアクセス配列とを抽出し、抽出したライトアクセス配列に含まれるライトアクセスアドレスに規則性があるか否か、及び抽出したリードアクセス配列に含まれるリードアクセスアドレスに規則性があるか否かを判断し、前記ライトアクセス配列に含まれるライトアクセスアドレスに規則性がない場合、及び前記リードアクセス配列に含まれるリードアクセスアドレスに規則性がない場合の少なくともいずれかにおいて、前記マルチバッファ生成条件が成立すると判断する条件判断部と、
前記条件判断部により、前記マルチバッファ生成条件が成立すると判断された場合に、前記ライトアクセス配列と前記リードアクセス配列に対して2個以上の連携バッファを前記高位合成において生成することを指定するバッファ生成指定部とを有することを特徴とする回路設計支援装置。
IPC (1件)：
FI (3件)：
G06F 17/50 654 M
, G06F 17/50 652 C
, G06F 17/50 654 A
