特許
J-GLOBAL ID:201603003695561083
エンファシス信号生成回路
発明者:
出願人/特許権者:
代理人 (1件):
酒井 昭徳
公報種別:特許公報
出願番号(国際出願番号):特願2012-253724
公開番号(公開出願番号):特開2014-103519
特許番号:特許第6036210号
出願日: 2012年11月19日
公開日(公表日): 2014年06月05日
請求項(抜粋):
【請求項1】 信号を複数に分岐する分岐部と、
前記分岐部により分岐した信号の一部のパス、または複数のパスに設けられ、複数のパス間に遅延差を設けて信号を遅延させる遅延部と、
前記分岐部により分岐した信号の一部のパス、または複数のパスに設けられ、信号の低域の透過強度が弱く、高域の透過強度が強い特性を有する位相補償部と、
前記複数のパスの信号を加減算して出力する加減算部と、
を有することを特徴とするエンファシス信号生成回路。
IPC (3件):
H04L 25/03 ( 200 6.01)
, H04L 25/02 ( 200 6.01)
, H04B 3/04 ( 200 6.01)
FI (3件):
H04L 25/03 C
, H04L 25/02 S
, H04B 3/04 C
引用特許:
出願人引用 (2件)
-
特開昭55-137740
-
ドライバ回路
公報種別:公開公報
出願番号:特願2007-056983
出願人:株式会社アドバンテスト
審査官引用 (2件)
-
特開昭55-137740
-
ドライバ回路
公報種別:公開公報
出願番号:特願2007-056983
出願人:株式会社アドバンテスト
前のページに戻る