半導体装置

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2015-088946
公開番号（公開出願番号）：特開2016-054475
出願日： 2015年04月24日
公開日（公表日）： 2016年04月14日
要約：

【課題】ダイナミックリコンフィギュラブル半導体装置が提供される。【解決手段】半導体装置は、2つのロジックブロックと、パストランジスタと2つの選択トランジスタとプリチャージトランジスタを有する。2つの選択トランジスタはパストランジスタを挟むように配置され、パストランジスタは2つの選択トランジスタのソースの間に位置する。2つの選択トランジスタのソースとドレインは2つのロジックブロック間に位置する。2つの選択トランジスタがオフ状態であるとき、パストランジスタのソースあるいはドレインに、プリチャージトランジスタを経由してある電位が与えられ、さらに、電気的導通によって、コンテキストのための他の電位が、パストランジスタのゲートに与えられる。コンテキストを実行するとき、パストランジスタのゲートは浮遊状態で、2つの選択トランジスタはオン状態で、プリチャージトランジスタはオフ状態である。【選択図】図4

請求項（抜粋）：

第1のロジックブロックと第2のロジックブロックとプログラマブルスイッチを有し、前記第1のロジックブロックと第2のロジックブロックは、前記プログラマブルスイッチによって接続可能であり、前記プログラマブルスイッチは、パストランジスタ、第1のトランジスタ、第2のトランジスタ、第3のトランジスタを有し、前記第1のトランジスタ、パストランジスタ、第2のトランジスタは、この順に直列に接続され、前記第1のトランジスタと前記第2のトランジスタの双方のソースとドレインとは、回路図において、前記第1のロジックブロックと前記第2のロジックブロックの間にあり、前記第1のトランジスタと前記第2のトランジスタの双方がオフ状態であるときに、前記第3のトランジスタを介して前記パストランジスタのソースとドレインの一方に電位が供給されることを特徴とする半導体装置。

IPC (5件)：

H03K 19/173 , H01L 27/10 , H01L 21/824 , H01L 27/108 , H01L 29/786

FI (4件)：

H03K19/173 101 , H01L27/10 461 , H01L27/10 321 , H01L29/78 618B

Fターム (62件)：

5F083AD10 , 5F083AD21 , 5F083AD49 , 5F083AD69 , 5F083GA06 , 5F083GA10 , 5F083GA27 , 5F083JA60 , 5F083KA01 , 5F083KA05 , 5F083NA01 , 5F083ZA15 , 5F110AA04 , 5F110AA09 , 5F110BB03 , 5F110CC02 , 5F110CC05 , 5F110DD01 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE04 , 5F110EE09 , 5F110EE14 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110FF04 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG12 , 5F110GG25 , 5F110HK04 , 5F110HL03 , 5F110HL04 , 5F110HL12 , 5F110NN02 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN27 , 5F110NN40 , 5F110NN62 , 5F110NN65 , 5F110NN72 , 5F110NN74 , 5F110NN78 , 5J042BA01 , 5J042BA09 , 5J042BA11 , 5J042CA07 , 5J042CA15 , 5J042CA20 , 5J042CA27 , 5J042CA28 , 5J042DA02 , 5J042DA03

前のページに戻る