特許

J-GLOBAL ID：201603006689820785

電子制御装置

発明者： 青木 充
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：特許公報
出願番号（国際出願番号）：特願2013-263348
公開番号（公開出願番号）：特開2015-118662
特許番号：特許第5867495号
出願日： 2013年12月20日
公開日（公表日）： 2015年06月25日
請求項（抜粋）：

【請求項1】 電子制御装置により電子制御されるシステムが、機能安全性規格ISO26262に規定された高次の安全度水準(ASIL)による機能安全が求められる場合に、その高次の安全度水準を、デコンポジションにより複数の低次の安全度水準に分解し、それら分解された低次の安全度水準による安全機構を実現するための電子制御装置(10)であって、 当該電子制御装置は、第1CPU(11)と第2CPU(21)とを含む複数のCPUを有するとともに、それら複数のCPUによって共通使用されるメモリ(26、27)を有し、 前記第1CPU及び第2CPUは、それぞれ、分解された低次の安全度水準による安全機構として、前記システムの制御機能(13)が正しく実行されているかを監視する第1監視機能(15、22)、及び前記第1監視機能が正しく動作しているかを監視する第2監視機能(16、23)を実行し、 前記メモリ(26、27)は、前記第1CPUが各監視機能を実行するために使用する第1領域と、前記第2CPUが各監視機能を実行するために使用する、前記第1領域とは異なる第2領域とを有し、 前記第1CPUによる前記各監視機能の実行に伴う前記メモリの前記第2領域への干渉、及び前記第2CPUによる前記各監視機能の実行に伴う前記メモリの前記第1領域への干渉について、その防止と、干渉発生時の履歴の記録とのいずれか一方を行う干渉対策手段(25)と、を備えることを特徴とする電子制御装置。

IPC (3件)：

G06F 11/30 ( 200 6.01) ,  G06F 11/34 ( 200 6.01) ,  B60R 16/02 ( 200 6.01)

FI (6件)：

G06F 11/30 305 D ,  G06F 11/30 G ,  G06F 11/30 320 C ,  G06F 11/34 C ,  B60R 16/02 660 G ,  B60R 16/02 660 Q