特許
J-GLOBAL ID：201603006734768129
デューティサイクル不均衡補償を備えた線対用のデジタル通信受信器インターフェース回路
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人M&Sパートナーズ
公報種別：公表公報
出願番号（国際出願番号）：特願2015-537391
公開番号（公開出願番号）：特表2016-502304
出願日： 2013年10月11日
公開日（公表日）： 2016年01月21日
要約：
回路200は、DALIバスに結合するための極性非依存性入力端子並びに正及び負出力端子を有するダイオードブリッジ210を含み、該ダイオードブリッジはDALIバスから受信信号を受信する。該回路200は、更に、上記ダイオードブリッジから上記受信信号を入力するための入力部並びに上記ダイオードブリッジ及びDALIバスからガルバニック絶縁された該受信信号を出力するための出力部を有するガルバニック絶縁デバイス220と、該ガルバニック絶縁デバイスが上記受信信号に応答するための閾電圧を設定する受信信号閾基準デバイス235と、上記ガルバニック絶縁デバイスから上記ガルバニック絶縁された受信信号を入力すると共にローパスフィルタ290を介して二進デジタル信号を出力する増幅器280と、上記ガルバニック絶縁された受信信号の立ち上がりエッジのタイミングを該信号の立ち下がりエッジに対して調整する第1デューティサイクル制御デバイス230,270と、を含む。
請求項（抜粋）：
デジタルアドレッサブル照明インターフェース(DALI)バスをコントローラにインターフェースするインターフェース回路を有する装置であって、前記インターフェース回路が、
前記DALIバスに結合される極性非依存性入力端子を有すると共に、正出力端子及び負出力端子を有し、前記DALIバスから受信信号を受けるダイオードブリッジと、
前記DALIバスから前記ダイオードブリッジを介して前記インターフェース回路に供給される入力電流を制限する電流リミタと、
前記ダイオードブリッジから前記受信信号を受ける入力部を有すると共に、前記ダイオードブリッジ及びDALIバスからガルバニック絶縁された前記受信信号を出力する出力部を有するオプトカプラと、
前記オプトカプラが前記受信信号に応答する閾電圧を設定する受信信号閾基準デバイスと、
前記インターフェース回路に供給される前記入力電流の少なくとも一部を、前記オプトカプラの入力部に供給されることから迂回させるオプトカプラ入力電流制御デバイスと、
前記オプトカプラから前記ガルバニック絶縁された受信信号を入力すると共に、二進デジタル信号を出力する増幅器と、
前記二進デジタル信号を前記コントローラに出力するローパスフィルタと、
前記ガルバニック絶縁された受信信号の立ち上がりエッジを該ガルバニック絶縁された受信信号の立ち下がりエッジよりも実質的に多く遅延させるか、又は前記ガルバニック絶縁された受信信号の立ち下がりエッジを該ガルバニック絶縁された受信信号の立ち上がりエッジよりも実質的に多く遅延させる可変エッジ遅延回路と、
を有する、装置。
IPC (4件)：
H04L 25/03
, H03K 5/04
, H03K 5/06
, H04L 25/49
H04L25/03 C
, H03K5/04
, H03K5/06
, H04L25/49 F
5J001AA00
, 5J001AA01
, 5J001AA02
, 5J001AA03
, 5J001AA04
, 5J001BB15
, 5J001BB17
, 5J001CC00
, 5J001DD05
, 5K029AA03
, 5K029BB03
, 5K029DD24
, 5K029FF10
, 5K029HH05
, 5K029LL08
出願人引用 (7件)
全件表示
審査官引用 (1件)
前のページに戻る
