特許
J-GLOBAL ID：201603007120410763

トランシーバのためのフレキシブルPRBSアーキテクチャ

発明者：
ソク ビー キム

ソク ビー キム について

, 
トピン アール コウ

トピン アール コウ について


出願人/特許権者：
テキサス インスツルメンツ インコーポレイテッド

テキサス インスツルメンツ インコーポレイテッド について


代理人 (1件)： 片寄 恭三
公報種別：公表公報
出願番号（国際出願番号）：特願2015-539857
公開番号（公開出願番号）：特表2016-504784
出願日： 2013年10月25日
公開日（公表日）： 2016年02月12日
要約：
複数のビットを有する多項式レジスタ(510)、第1のバス、第2のバス、及び、第1のバスと第2のバスと多項式レジスタ(510)とに結合されるトランシーバ(406、408)を含む装置が提供される。多項式レジスタ(510)は、ユーザー定義された多項式をストアするように構成され、トランシーバ(406、408)は、ユーザー定義された多項式から、スクランブルされた信号を生成するように構成される擬似ランダムビットシーケンス(PRBS)生成器(504)と、ユーザー定義された多項式を用いて第2の信号から、デスクランブルされた信号を生成するように構成されるPRBSチェッカー(508)とを含む。
請求項（抜粋）：
装置であって、 複数のビットを有する多項式(polynomial)レジスタであって、ユーザー定義された多項式をストアするように構成される、前記多項式レジスタ、 第1のバス、 第2のバス、 前記第1のバス、前記第2のバス、及び前記多項式レジスタに結合されるトランシーバ、 を含み、 前記トランシーバが、 前記ユーザー定義された多項式から、スクランブルされた信号を生成するように構成される擬似ランダムビットシーケンス(PRBS)生成器と、 前記ユーザー定義された多項式を用いて第2の信号から、デスクランブルされた信号を生成するように構成されるPRBSチェッカーと、 を含む、 装置。
IPC (2件)：
H04L 9/18 ,  G09C 1/00
FI (2件)：
H04L9/00 651 ,  G09C1/00 650B
Fターム (6件)：
5J104FA01 ,  5J104NA22 ,  5J104NA23 ,  5J104NA25 ,  5J104NA39 ,  5J104PA07
引用特許：
出願人引用 (13件)
  • 米国特許番号第4,744,104号
  • 米国特許公開番号 2007/008997
  • 米国特許公開番号 2007/0098160
全件表示
審査官引用 (2件)
引用文献：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM