特許
J-GLOBAL ID：201603007240752617
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-286531
公開番号（公開出願番号）：特開2014-130406
特許番号：特許第6026270号
出願日： 2012年12月28日
公開日（公表日）： 2014年07月10日
請求項（抜粋）：
【請求項1】 動作モードとして、アクティブモードとスタンバイモードとを有する半導体装置であって、
前記アクティブモード時、外部電源回路から第1の内部電源電圧の供給を受ける第1の電源線と、
外部電源電圧に基づいて第2の内部電源電圧を生成する内部電源回路と、
前記内部電源回路から前記第2の内部電源電圧の供給を受ける第2の電源線と、
前記第1の電源線および前記第2の電源線の間に接続されるスイッチ回路と、
前記スイッチ回路のオン/オフを制御する制御回路とを備え、
前記制御回路は、前記アクティブモード時、前記スイッチ回路をオンするための制御指令を出力する一方で、前記スタンバイモード時、前記スイッチ回路をオフするための制御指令を出力するように構成され、
前記スイッチ回路は、
ソースおよびN型ウェルが前記第1の電源線に接続される第1のPMOSトランジスタと、
ソースおよびN型ウェルが前記第2の電源線に接続され、ドレインが前記第1のPMOSトランジスタのドレインに接続される第2のPMOSトランジスタと、
前記制御指令および前記第2の電源線の電圧に基づいて、前記第1のPMOSトランジスタのゲートに入力する第1の制御信号を生成するための第1の制御信号生成部と、
前記制御指令および前記第1の電源線の電圧に基づいて、前記第2のPMOSトランジスタのゲートに入力する第2の制御信号を生成するための第2の制御信号生成部とを含む、半導体装置。
IPC (2件)：
G06F 1/26 ( 200 6.01)
, G11C 11/413 ( 200 6.01)
G06F 1/26 335 C
, G06F 1/26 334 D
, G11C 11/34 335 A
