特許
J-GLOBAL ID：201603007406301309

積層セラミック電子部品およびその製造方法

発明者：
大森 貴史

大森 貴史 について

, 
古賀 誠史

古賀 誠史 について

, 
池田 潤

池田 潤 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 西澤 均
公報種別：特許公報
出願番号（国際出願番号）：特願2014-540783
特許番号：特許第5880725号
出願日： 2013年09月06日
請求項（抜粋）：
【請求項1】 内部電極とセラミック層とが積層された構造を有する積層セラミック素子に、前記内部電極と電気的に導通するように外部電極が配設されてなる積層セラミック電子部品であって、 前記外部電極が少なくともSiを含有する無機物質を含み、 前記外部電極の周縁端部における、前記積層セラミック素子を構成する前記セラミック層との界面に、少なくともSi、Ti、およびBaを含む結晶相が形成されており、かつ、 前記外部電極の周縁端部から5μm以内の領域における、前記セラミック層との界面に形成された前記結晶相の面積とガラス相の面積との関係を示す下記結晶相面積比率の値が75〜98%の範囲にあること を特徴とする積層セラミック電子部品。 結晶相面積比率(%)={結晶相面積/(結晶相面積+ガラス相面積)}×100
IPC (3件)：
H01G 4/30 ( 200 6.01) ,  H01G 4/232 ( 200 6.01) ,  H01G 4/12 ( 200 6.01)
FI (7件)：
H01G 4/30 301 E ,  H01G 4/12 361 ,  H01G 4/12 358 ,  H01G 4/12 364 ,  H01G 4/12 349 ,  H01G 4/30 301 B ,  H01G 4/30 311 E
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM