特許
J-GLOBAL ID：201603009321830941
撮像装置
発明者：
出願人/特許権者：
代理人 (7件)：
棚井 澄雄
, 志賀 正武
, 鈴木 三義
, 高柴 忠夫
, 増井 裕士
, 鈴木 史朗
, 橋本 宏之
公報種別：特許公報
出願番号（国際出願番号）：特願2012-174035
公開番号（公開出願番号）：特開2014-033407
特許番号：特許第5904899号
出願日： 2012年08月06日
公開日（公表日）： 2014年02月20日
請求項（抜粋）：
【請求項1】 光電変換素子を有する複数の画素が配置され、リセットレベルに応じた第1の画素信号と、入射された電磁波の大きさに応じた第2の前記画素信号とを出力する撮像部と、
前記第1の画素信号および前記第2の画素信号をAD変換するAD変換回路と、
を備え、
前記AD変換回路は、
時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となる前記画素信号の入力に係る第1のタイミングで、前記画素信号と前記参照信号との比較処理を開始し、前記参照信号が前記画素信号に対して所定の条件を満たした第2のタイミングで前記比較処理を終了する比較部と、
複数の遅延ユニットを接続してなる遅延回路を有し、それぞれの前記遅延ユニットからクロック信号を出力するクロック生成部と、
前記クロック生成部から出力される前記クロック信号の論理状態をラッチするラッチ部と、
前記クロック生成部から出力される前記クロック信号に基づいてカウントを行うカウント部と、
前記第1の画素信号をAD変換するときは、前記第1のタイミングから前記第2のタイミングまでの期間に含まれ、前記第2のタイミングよりも前の第3のタイミングで前記ラッチ部を有効にし、前記第2のタイミングから所定の時間だけ経過した第4のタイミングで前記ラッチ部にラッチを実行させ、前記第2の画素信号をAD変換するときは、前記第2のタイミングで前記ラッチ部を有効にし、前記第4のタイミングで前記ラッチ部にラッチを実行させるラッチ制御部と、
を有する撮像装置。
IPC (2件)：
H03M 1/56 ( 200 6.01)
, H04N 5/378 ( 201 1.01)
H03M 1/56
, H04N 5/335 780
