特許
J-GLOBAL ID：201603009665763755
制御装置、ストレージ装置、ストレージ装置の試験方法及びストレージ装置の試験プログラム
発明者：
出願人/特許権者：
代理人 (2件)：
真田 有
, 山本 雅久
公報種別：特許公報
出願番号（国際出願番号）：特願2012-062376
公開番号（公開出願番号）：特開2013-196336
特許番号：特許第5982909号
出願日： 2012年03月19日
公開日（公表日）： 2013年09月30日
請求項（抜粋）：
【請求項1】 複数の記憶媒体と、前記複数の記憶媒体のそれぞれと相互に接続された複数の制御装置とで構築されたストレージ装置における前記複数の制御装置のうちの1の制御装置であって、
前記制御装置は、
前記ストレージ装置に接続されている情報処理装置と前記複数の記憶媒体のいずれかとの間で、前記複数の制御装置のいずれかを介して行なわれる通信に用いられる第1のアドレスとは異なる第2のアドレスを生成するアドレス生成部と、
前記情報処理装置から前記複数の記憶媒体のいずれかに対する入出力が所定時間発生していないことを検出する入出力監視部と、
前記入出力監視部によって前記情報処理装置からの入出力が前記所定時間発生していないことを検出すると、前記第2のアドレスを使用して、前記複数の記憶媒体のいずれかに対する試験用入出力を自制御装置又は他の制御装置宛に発行する入出力発行部と、
前記自制御装置又は他の制御装置の前記入出力発行部からの前記試験用入出力を受信すると、該試験用入出力を前記第1のアドレスを含む入出力に変換して、前記試験用入出力の発行先の記憶媒体に発行すると共に、前記第1のアドレスを含む前記入出力の結果を、前記試験用入出力の発行先の前記記憶媒体から受け取り、エラーの有無を検出する入出力解読部と、
を備えることを特徴とする制御装置。
IPC (3件)：
G06F 11/22 ( 200 6.01)
, G06F 13/00 ( 200 6.01)
, G06F 13/10 ( 200 6.01)
G06F 11/22 673 D
, G06F 13/00 301 U
, G06F 13/10 340 A
, G06F 11/22 621
