特許
J-GLOBAL ID：201603009919580923
半導体整流素子
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
池上 徹真
, 須藤 章
, 松山 允之
公報種別：特許公報
出願番号（国際出願番号）：特願2012-042375
公開番号（公開出願番号）：特開2012-199522
特許番号：特許第5872327号
出願日： 2012年02月28日
公開日（公表日）： 2012年10月18日
請求項（抜粋）：
【請求項1】 アノード電極と、
前記アノード電極に接している第2導電型の半導体からなるアノード領域と、
前記アノード領域と接している低濃度の第1導電型の半導体からなるドリフト層と、
前記ドリフト層と接している、前記ドリフト層よりも高濃度な第1導電型の半導体からなる少数キャリア吸収層と、
前記少数キャリア吸収層と接しており、前記ドリフト層よりも厚さが薄く、前記少数キャリア吸収層よりも低濃度の第1導電型である高抵抗半導体層と、
前記高抵抗半導体層と接しており、前記高抵抗半導体層より高濃度の第1導電型の半導体であるカソードコンタクト層と、
前記カソードコンタクト層に接しているカソード電極と、
からなり、
前記高抵抗半導体層の不純物濃度と厚さの関係を、下記式2の範囲とし、さらに下記式3の範囲とし、
前記高抵抗半導体層の厚さであるdcは10μm以下であることを特徴とする半導体整流素子。
式中、Dcは、高抵抗半導体層の不純物濃度(cm-3)を表し、dcは、高抵抗半導体層の厚さ(μm)を表す。
式中、Dc2は、高抵抗半導体層の不純物濃度(cm-3)を表し、dcは、高抵抗半導体層の厚さ(μm)を表す。
IPC (2件)：
H01L 29/861 ( 200 6.01)
, H01L 29/868 ( 200 6.01)
H01L 29/91 D
, H01L 29/91 F
