特許

J-GLOBAL ID：201603010556808224

縦型メモリの浮遊ゲートメモリセル

発明者： デニソン,チャールズ エイチ. ,  合田 晃 ,  ホプキンス,ジョン ,  シムセック-エジ,ファトマ アルズム ,  パラート,クリシュナ ケー.
出願人/特許権者： マイクロン テクノロジー, インク.
代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2016-500651
公開番号（公開出願番号）：特表2016-514371
出願日： 2014年03月05日
公開日（公表日）： 2016年05月19日
要約：

縦型メモリの浮遊ゲートメモリセル。制御ゲートは、第1の誘電体層と第2の誘電体層との間に形成される。浮遊ゲートは、第1の誘電体層と第2の誘電体層との間に形成され、浮遊ゲートは、制御ゲートに向かって伸びる突起を含む。電荷ブロック構造は、浮遊ゲートと制御ゲートとの間に形成され、電荷ブロック構造の少なくとも一部は、突起の周りを覆う。【選択図】図2H

請求項（抜粋）：

第1の誘電体層と第2の誘電体層との間の制御ゲートと、 前記第1の誘電体層と前記第2の誘電体層との間の浮遊ゲートであって、前記制御ゲートに向かって伸びる突起を含む、浮遊ゲートと、 前記浮遊ゲートと前記制御ゲートとの間の電荷ブロック構造であって、前記電荷ブロック構造の少なくとも一部が前記突起の周りを覆う、電荷ブロック構造と、 を備える、メモリセル。

IPC (5件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L27/10 434 ,  H01L29/78 371

Fターム (31件)：

5F083EP03 ,  5F083EP23 ,  5F083EP43 ,  5F083EP48 ,  5F083EP76 ,  5F083ER03 ,  5F083ER22 ,  5F083GA10 ,  5F083GA12 ,  5F083GA19 ,  5F083GA21 ,  5F083JA04 ,  5F083JA60 ,  5F083PR03 ,  5F083PR05 ,  5F083PR21 ,  5F083ZA21 ,  5F101BA07 ,  5F101BA15 ,  5F101BA24 ,  5F101BA36 ,  5F101BC02 ,  5F101BC03 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34 ,  5F101BE07 ,  5F101BF05 ,  5F101BH02 ,  5F101BH14 ,  5F101BH15

引用特許：

審査官引用 (3件)

• 不揮発性半導体記憶装置とその製造方法
  公報種別：公開公報   出願番号：特願2011-092978   出願人：株式会社東芝
• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願2006-119416   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2006-175704   出願人：三星電子株式会社