特許
J-GLOBAL ID：201603010807480320
不揮発性半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人前田特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2013006400
公開番号（公開出願番号）：WO2014-068961
出願日： 2013年10月29日
公開日（公表日）： 2014年05月08日
要約：
メモリアレイ(10)は、第1セルトランジスタと抵抗変化素子との直列接続で構成される抵抗変化型メモリセルアレイ(11)と、第2セルトランジスタと抵抗素子との直列接続で構成されるリファレンスセルアレイ(12)とを備え、リファレンスセルアレイ(12)の第2セルトランジスタはリファレンスソース線(RSL)に接続され、抵抗素子はリファレンスビット線(RBL)に接続され、リファレンスビット線(RBL)はメモリセルアレイ(11)内でダミーメモリセルが接続され、ダミーメモリセルの抵抗変化素子の両端はリファレンスビット線(RBL)で短絡されている。
請求項（抜粋）：
ワード線と、
第1データ線と、
第2データ線と、
前記第1データ線と前記第2データ線との間に接続されている、直列接続された第1セルトランジスタおよび第1抵抗変化素子を有し、前記第1セルトランジスタのゲートが前記ワード線に接続されている、複数のメモリセルと、
リファレンスワード線と、
第1リファレンスデータ線と、
第2リファレンスデータ線と、
前記第1リファレンスデータ線と前記第2リファレンスデータ線との間に接続されている、直列接続された第2セルトランジスタおよび抵抗素子を有し、前記第2セルトランジスタのゲートが前記リファレンスワード線に接続されている、リファレンスセルと、
第3セルトランジスタおよび第2抵抗変化素子を有する、ダミーメモリセルとを備え、
前記ダミーメモリセルは、前記第2抵抗変化素子の両端が前記第1リファレンスデータ線に接続されており、前記第3セルトランジスタは、一端が前記第2抵抗変化素子の一端に接続されている
不揮発性半導体記憶装置。
IPC (5件)：
G11C 13/00
, G11C 11/15
, H01L 27/105
, H01L 45/00
, H01L 49/00
G11C13/00 270Z
, G11C13/00 270J
, G11C13/00 400G
, G11C13/00 215
, G11C13/00 210
, G11C11/15 150
, H01L27/10 448
, H01L45/00 A
, H01L45/00 Z
, H01L49/00 Z
5F083FZ10
, 5F083GA01
, 5F083GA11
, 5F083MA06
, 5F083MA19
, 5F083ZA28
