特許

J-GLOBAL ID：201603011498573811

CPU使用率制御装置、CPU使用率制御方法及びCPU使用率制御プログラム

発明者： 小池 幸生 ,  黒田 裕士 ,  矢原 大司 ,  箕浦 大祐 ,  佐藤 敦 ,  塩野入 理
出願人/特許権者： 日本電信電話株式会社
代理人 (2件)： 三好 秀和 ,  工藤 理恵
公報種別：特許公報
出願番号（国際出願番号）：特願2013-037094
公開番号（公開出願番号）：特開2014-164662
特許番号：特許第5847746号
出願日： 2013年02月27日
公開日（公表日）： 2014年09月08日
請求項（抜粋）：

【請求項1】 単一プロセスの実行環境上で動作するソフトウェアプログラムのCPU使用率を制御するCPU使用率制御装置において、 前記ソフトウェアプログラムを実行するために前記実行環境レイヤの第1スレッドを生成し、前記ソフトウェアプログラムを前記第1スレッドとして起動する起動手段と、 前記第1スレッドが生成される毎に、OSレイヤの第2スレッドを生成して当該第1スレッドに1対1で対応付ける対応付け手段と、 前記第2スレッドをソフトウェアプログラム毎のグループにまとめてグループ情報として記憶手段に記憶するグループ化手段と、 各グループに対するCPU使用率の指定値の入力を受け付ける入力手段と、 前記記憶手段からグループ情報を読み出して、各グループに対する前記CPU使用率の指定値に基づいて各グループに属する前記第2スレッドのCPU使用率を計算し、前記第2スレッドに対してCPU使用率を制御する制御手段と、 を有することを特徴とするCPU使用率制御装置。

IPC (1件)：

G06F 9/50 ( 200 6.01)

FI (1件)：

G06F 9/46 462 A

引用文献：

審査官引用 (2件)

• シングルコアよりマルチコア
• CAFE BABE Javaプログラミング・ノート 8