特許

J-GLOBAL ID：201603012084162840

半導体装置及び半導体装置の設計方法とプログラム

発明者： 北野 知宏 ,  長峰 久之
出願人/特許権者： マイクロン テクノロジー, インク.
代理人 (3件)： 加藤 朝道 ,  内田 潔人 ,  青木 充
公報種別：公開公報
出願番号（国際出願番号）：特願2014-171816
公開番号（公開出願番号）：特開2016-046479
出願日： 2014年08月26日
公開日（公表日）： 2016年04月04日
要約：

【課題】領域サイズの増加とコスト増を抑え、電源配線抵抗の増大を抑える半導体装置の設計方法の提供。【解決手段】記憶部に記憶されるセルの情報が前記セルの消費電流情報を含み、電源網を作成したのちセルを自動配置し、前記セルの消費電流情報から、消費電流が相対的に大のセルの配置の密集度に応じて補強用電源配線を自動配線する。【選択図】図17

請求項（抜粋）：

自動配置配線による半導体装置の設計方法であって、 記憶部に記憶されるセルの情報が前記セルの消費電流情報を含み、 電源網を作成したのち、前記セルを自動配置し、 前記セルの消費電流情報から、消費電流が相対的に大のセルの配置の密集度に応じて、補強用電源配線を自動配線する、ことを特徴とする半導体装置の設計方法。

IPC (2件)：

H01L 21/82 ,  G06F 17/50

FI (3件)：

H01L21/82 L ,  H01L21/82 C ,  G06F17/50 658K

Fターム (36件)：

5B046AA08 ,  5B046BA06 ,  5F038BH02 ,  5F038BH19 ,  5F038CD02 ,  5F038CD08 ,  5F038CD09 ,  5F038CD12 ,  5F038CD15 ,  5F038CD17 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB07 ,  5F064BB26 ,  5F064BB35 ,  5F064BB37 ,  5F064CC12 ,  5F064DD02 ,  5F064DD12 ,  5F064DD13 ,  5F064DD25 ,  5F064EE02 ,  5F064EE03 ,  5F064EE09 ,  5F064EE10 ,  5F064EE13 ,  5F064EE16 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE42 ,  5F064EE47 ,  5F064EE52 ,  5F064HH06 ,  5F064HH10