特許
J-GLOBAL ID：201603012413222019
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：再公表公報
出願番号（国際出願番号）：JP2013052576
公開番号（公開出願番号）：WO2013-172059
出願日： 2013年02月05日
公開日（公表日）： 2013年11月21日
要約：
SiC逆阻止MOSFET(1004)は、p+型SiC基板(100)の一方の主面に成長させたSiC-n-型ドリフト層(1)の表面側に、MOSゲート構造を含む活性領域(40)と、活性領域(40)の外周を取り巻く耐圧構造部(30)とを備える。SiC-n-型ドリフト層(1)の側面には、耐圧構造部(30)の外周を取り巻き、SiC-n-型ドリフト層(1)のおもて面側からp+型SiC基板(100)に達するp型分離領域(26)が設けられる。p+型SiC基板(100)の他方の主面の活性領域(40)に対向する領域には、p+型SiC基板(100)を貫通してSiC-n-型ドリフト層(1)に達し、かつ活性領域(40)の面積に対応する底面積を有する凹部(101)が設けられる。凹部(101)の内壁には、凹部(101)の底部でSiC-n-型ドリフト層(1)と接触してショットキー接合を形成する金属膜(12)が設けられる。
請求項（抜粋）：
第2導電型の半導体基板の一方の主面に成長させた、シリコンよりもバンドギャップの広い半導体材料からなる第1導電型半導体層と、
前記第1導電型半導体層の前記半導体基板側に対して反対側の表面側に設けられた、絶縁ゲート構造を含む活性領域と、
前記活性領域の外周を取り巻く耐圧構造部と、
前記半導体基板の他方の主面の前記活性領域に対して反対側の領域に、前記半導体基板を貫通して前記第1導電型半導体層に達する深さで設けられた、前記活性領域の面積に対応する面積を有する凹部と、
前記凹部の内壁に沿って設けられ、前記凹部の底部で前記第1導電型半導体層と接触してショットキー接合を形成する金属膜と、
を備えることを特徴とする半導体装置。
IPC (7件)：
H01L 29/12
, H01L 29/78
, H01L 29/06
, H01L 21/76
, H01L 29/47
, H01L 29/872
, H01L 29/41
H01L29/78 652T
, H01L29/78 652P
, H01L29/78 652R
, H01L29/78 652L
, H01L29/78 652D
, H01L29/78 652N
, H01L29/06 301V
, H01L29/06 301D
, H01L29/48 D
, H01L29/44 L
4M104AA03
, 4M104AA04
, 4M104BB01
, 4M104BB05
, 4M104BB14
, 4M104CC03
, 4M104FF02
, 4M104FF13
, 4M104FF27
, 4M104GG03
, 4M104GG09
, 4M104GG18
