特許
J-GLOBAL ID：201603013934787825
レジスタレスアーキテクチャによるキャッシュレスマルチプロセッサ
発明者：
出願人/特許権者：
代理人 (5件)：
江崎 光史
, 鍛冶澤 實
, 今村 良太
, 篠原 淳司
, 清田 栄章
公報種別：特許公報
出願番号（国際出願番号）：特願2012-153499
公開番号（公開出願番号）：特開2014-016773
特許番号：特許第5967646号
出願日： 2012年07月09日
公開日（公表日）： 2014年01月30日
請求項（抜粋）：
【請求項1】 複数のプロセッサを有するマルチプロセッサシステムにおいて、
各プロセッサには、対応するメモリバンクがそれぞれ割り当てられ、各プロセッサは、前記対応するメモリバンクからのメモリ出力信号線を介して、命令コード及び1語長のオペランドを即値として読み込んで、汎用レジスタを介することなく第1の処理を実行することと、
あるプロセッサが、他のプロセッサの前記対応するメモリバンクに書き込み信号を送信して、前記対応するメモリバンク上の前記オペランドを前記他のプロセッサが読み込む前に、当該オペランドを書き換えておくことにより、前記メモリバンク上の前記オペランドを格納する箇所を汎用レジスタとして用いることが可能であることと、
を特徴とするマルチプロセッサシステム。
IPC (3件)：
G06F 9/305 ( 200 6.01)
, G06F 15/173 ( 200 6.01)
, G06F 9/32 ( 200 6.01)
G06F 9/30 340 A
, G06F 15/173 683 B
, G06F 15/173 665 Z
, G06F 9/32 320 A
