特許
J-GLOBAL ID:201603014634054008
基板上に透明導電体を製作する方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (6件):
青木 篤
, 石田 敬
, 古賀 哲次
, 出野 知
, 高橋 正俊
, 小久保 菜里
公報種別:公表公報
出願番号(国際出願番号):特願2015-546533
公開番号(公開出願番号):特表2016-509332
出願日: 2013年12月02日
公開日(公表日): 2016年03月24日
要約:
導電性層をパターン化して透明導電体を形成する、エッチングを必要としない方法が開示される。この方法は、導電性層をコーティングされた基板から可剥性高分子層を引き剥がして、導電性層をパターン化する工程を含む。いくつかの実施形態において、レジストマトリックス材料が導電性層の上にパターン化されて、レジストマトリックス材料の下にある導電性層の除去が防止される。他の実施形態において、感圧性接着剤表面を有するライナーが、パターン化された可剥性高分子材料と接触されて、パターン化された可剥性高分子材料とその下にある導電性層の両方が除去される。
請求項(抜粋):
基板上の導電性層をパターン化する方法であって、
基板を導電性層でコーティングする工程と、
前記導電性層上にレジストマトリックス材料でパターンを適用して、前記基板上に、露出した導電性層の1つ以上の第1の領域と、レジストマトリックス材料の1つ以上の第2の領域とを生成する工程と、
前記レジストマトリックス材料を固化又は硬化させる工程と、
前記パターンを可剥性高分子層でオーバーコーティングする工程と、
前記可剥性高分子層を固化又は硬化させる工程と、
前記可剥性高分子層を前記基板から引き剥がし、前記基板の前記1つ以上の第1の領域において前記露出した導電性層を前記基板から除去し、それによって、パターン化された導電性層を前記基板上に形成する工程と、を含む、方法。
IPC (6件):
H01B 13/00
, G06F 3/041
, H01B 5/14
, B41M 1/30
, B41M 3/00
, B41F 17/14
FI (9件):
H01B13/00 503D
, G06F3/041 660
, G06F3/041 495
, H01B13/00 503B
, H01B5/14 A
, H01B5/14 B
, B41M1/30
, B41M3/00 Z
, B41F17/14 E
Fターム (26件):
2H113AA04
, 2H113BB08
, 2H113BB22
, 2H113BB32
, 2H113BC01
, 2H113BC12
, 2H113CA17
, 2H113CA46
, 2H113DA48
, 2H113DA52
, 2H113DA53
, 2H113DA55
, 2H113DA57
, 2H113DA62
, 2H113EA06
, 2H113EA07
, 2H113EA12
, 2H113FA10
, 2H113FA26
, 2H113FA43
, 5G307FA01
, 5G307FA02
, 5G307FB02
, 5G307FC03
, 5G323BA01
, 5G323CA01
引用特許:
前のページに戻る