特許

J-GLOBAL ID：201603015547722955

絶縁層および第2の層を有する積層されたチップセットおよびそれを形成する方法

発明者： チェンジエ・ズオ ,  チャンハン・ユン ,  サン-ジュネ・パク ,  チ・シュン・ロ ,  マリオ・エフ・ヴェレス ,  ジョンヘ・キム
出願人/特許権者： クアルコム,インコーポレイテッド
代理人 (2件)： 村山 靖彦 ,  黒田 晋平
公報種別：公開公報
出願番号（国際出願番号）：特願2016-095168
公開番号（公開出願番号）：特開2016-174170
出願日： 2016年05月11日
公開日（公表日）： 2016年09月29日
要約：

【課題】多帯域及び/又は多モードRFチップセットにおいて、非線形寄生容量が、RF周波数においてSOI基板内の高抵抗性Siと埋め込みSiO2との間の界面に生じ、これらの寄生容量によって、RFスイッチおよび電力増幅器には、非線形性および電力処理の問題が生じる。【解決手段】チップセットが、ガラス、石英またはサファイアのシートと、第1の基板層の第1の側上に少なくとも1つの第1の回路層を有する第1のウエハとを含む。第1のウエハは、少なくとも1つの第1の回路層が第1の基板層とシートとの間に配置されるように、シートに接続される。第2の基板層の第1の側上に少なくとも1つの第2の回路層を有する第2のウエハが、少なくとも1つの第2の回路層が第2の基板層と第1の基板層との間に配置されるように、第1の基板層に接続される。チップセットを形成する方法も開示される。【選択図】図1

請求項（抜粋）：

ガラス、石英またはサファイアのシートと、 第1の基板層の第1の側上に少なくとも1つの第1の回路層を備えた第1のウエハであって、前記少なくとも1つの第1の回路層が前記第1の基板層と前記シートとの間に配置されるように、前記シートに接続される、第1のウエハと、 第2の基板層の第1の側上に少なくとも1つの第2の回路層を備えた第2のウエハであって、前記少なくとも1つの第2の回路層が前記第2の基板層と前記第1の基板層との間に配置されるように、前記第1の基板層に接続される、第2のウエハと、を備えるチップセット。

IPC (6件)：

H01L 27/00 ,  B81B 7/02 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 27/06

FI (5件)：

H01L27/00 301B ,  B81B7/02 ,  H01L27/08 321G ,  H01L27/08 331E ,  H01L27/06 102A

Fターム (24件)：

3C081AA11 ,  3C081AA13 ,  3C081BA22 ,  3C081BA32 ,  3C081BA33 ,  3C081CA05 ,  3C081CA20 ,  3C081CA32 ,  3C081DA04 ,  3C081DA06 ,  3C081DA08 ,  3C081EA21 ,  5F048AA01 ,  5F048AA04 ,  5F048AC03 ,  5F048AC10 ,  5F048BA16 ,  5F048BA17 ,  5F048BA19 ,  5F048BA20 ,  5F048CB01 ,  5F048CB02 ,  5F048CB03 ,  5F048CB04