特許
J-GLOBAL ID:201603016268336375
AD変換回路および固体撮像装置
発明者:
出願人/特許権者:
代理人 (7件):
棚井 澄雄
, 志賀 正武
, 鈴木 三義
, 高柴 忠夫
, 増井 裕士
, 鈴木 史朗
, 橋本 宏之
公報種別:特許公報
出願番号(国際出願番号):特願2012-222044
公開番号(公開出願番号):特開2014-075691
特許番号:特許第5941816号
出願日: 2012年10月04日
公開日(公表日): 2014年04月24日
請求項(抜粋):
【請求項1】 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号と前記参照信号とを比較する第1の比較回路および第2の比較回路を有する比較部と、
複数の遅延ユニットを接続してなる遅延回路を有し、それぞれの前記遅延ユニットから出力されるクロック信号に基づく第1の下位位相信号および第2の下位位相信号を出力するクロック生成部と、
前記クロック生成部から出力される前記第1の下位位相信号および前記第2の下位位相信号の論理状態をラッチする第1のラッチ回路および第2のラッチ回路を有するラッチ部と、
前記クロック生成部から出力される前記第2の下位位相信号に基づいてカウントを行うカウント部と、
を備え、
前記第1の比較回路は、前記参照信号が前記アナログ信号に対して所定の条件を満たした第1のタイミングで第1の比較処理を終了し、
前記第2の比較回路は、前記アナログ信号の大きさに応じた第2のタイミングを決定し、
前記第1のタイミングは前記第2のタイミングよりも後であり、
前記ラッチ部は、
前記第2の下位位相信号が入力される前記第2のラッチ回路を有効にした後、前記第2のタイミングに係るタイミングで、前記第1の下位位相信号が入力される前記第1のラッチ回路を有効にし、
前記第1のタイミングに係るタイミングで前記第1のラッチ回路および前記第2のラッチ回路により前記第1の下位位相信号および前記第2の下位位相信号のラッチを行う、
ことを特徴とするAD変換回路。
IPC (3件):
H03M 1/56 ( 200 6.01)
, H04N 5/378 ( 201 1.01)
, H04N 5/365 ( 201 1.01)
FI (3件):
H03M 1/56
, H04N 5/335 780
, H04N 5/335 650
引用特許: